a)及图3 (b)，依序沉积介电材料层110以及硬遮罩材料层112于第一电极106和层间介电层108上方，然后在硬遮罩材料层112上形成图案化光阻层114。图案化光阻层114具有一或多个开口 114a，开口 114a对应于漏极区域102D上方的第一电极106。如图3(a)绘示的上视图所示，各个开口 114a从对应的第一电极106上方延伸到第一电极106之外的位置。在某些实施方式中，介电材料层110可包含氮化娃、氧化娃、掺杂的硅玻璃、磷硅酸盐玻璃(PSG)、硼磷硅玻璃(BPSG)、氟硅玻璃(FSG)、碳化硅材料等介电材料、或上述的组合或类似材料。硬遮罩材料层112可为任何适当的材料所制成，例如非晶硅或类似的材料。
[0026]之后，以图案化光阻层114为遮罩，对硬遮罩材料层112进行蚀刻，而在硬遮罩材料层112中形成开口 112a，如图4所示。形成开口 112a之后，移除图案化光阻层114。在某些实施例中，硬遮罩材料层112的开口 112a的宽度W1为约60nm至约120nm。接着，在硬遮罩材料层112上沉积间隙材料层116。间隙材料层116包含沉积在开口 112a侧壁的垂直部分以及沉积在硬遮罩材料层112的上表面和沉积在开口 112a底面的水平部分。间隙材料层116可例如为氮化硅或类似的材料所制成。沉积间隙材料层116的具体方式可例如为物理气相沉积制程(PVD)、化学气相沉积制程(CVD)、等离子辅助化学气相(PECVD)、原子层沉积制程(ALD)及/或原子层化学气相沉积制程(ALCVD)等毯覆式的沉积技术。
[0027]在沉积间隙材料层116之后，请参照图5，对图4绘示的结构进行非等向性蚀刻，移除间隙材料层116位于硬遮罩材料层112上表面的部分以及位于开口 112a底面的部分，残留下的间隙材料层116在开口 112a的内侧形成间隙壁116a。间隙壁116a在开口 112a中定义出孔隙117。孔隙117暴露出一部分的介电材料层110，孔隙117的宽度W2小于开口112a的宽度W1。在一实施例中，孔隙117的宽度W2为约20nm至约40nmo
[0028]之后，请参照图6 (a)，利用间隙壁116a和硬遮罩材料层112为遮罩，蚀刻介电材料层110，而形成具有开口 118的第一介电层110a，开口 118露出一部分的第一电极106的顶面106T。在形成开口 118之后，移除间隙壁116a和硬遮罩材料层112，而得到图6(a)绘示的结构。图6(b)绘示图6(a)的上视示意图，开口 118从第一电极106的顶面106T延伸到顶面106T之外。在某些实施例中，开口 118从第一电极106的顶面106T上方延伸到邻近的浅沟渠隔离(STI)区域103R。在某些实施方式中，开口 118的宽度W3小于第一电极106的宽度W4。在另外某些实施方式中，开口 118的长度L1大于或等于第一电极106的长度L2的百分的五十，但是小于第一电极106的长度L2的三倍。
[0029]通过以上关于图3(a)-图6(b)所述的详细子步骤，可实现图1(b)的步骤22，即-形成第一介电层110a于第一电极106上方，第一介电层110a具有至少一开口 118露出第一电极106。本发明所属技术领域中具有通常知识者能理解，有许多不同的方法能够实现步骤22，本发明不限于图3(a)-图6(b)所述的子步骤。第一介电层110a的开口 118用以在后续步骤或操作中定义加热元件的轮廓，下文将更详细说明。
[0030]在图1(b)的步骤24中，沉积加热材料层填充开口并覆盖第一介电层。请参照图7，在第一介电层110a上沉积加热材料层120，加热材料层120覆盖第一介电层110a，并且填满开口 118。在某些实施例中，加热材料层120包含氮化钛(TiN)、氮化钽(TaN)、钛(Ti)或上述材料的组合或类似的材料。在某些实施方式中，加热材料层120是使用毯覆式的沉积技术而形成，例如物理气相沉积制程(PVD)、化学气相沉积制程(CVD)、等离子辅助化学气相(PECVD)、原子层沉积制程(ALD)及/或原子层化学气相沉积制程(ALCVD)等。
[0031]在图1(b)的步骤26中，移除加热材料层位于第一介电层上方的部分。如图8所示，移除加热材料层120位于第一介电层110a上方的部分，而形成嵌设在开口 118中的加热元件120a。加热元件120a的底部接触第一电极106的顶面106T。因为加热元件120a的上视轮廓是由第一介电层110a的开口 118定义，所以加热元件120a的上视图案类似于图6(b)绘示的开口 118的上视图案。加热元件从第一电极106的顶面106T上横向延伸到顶面106T之外的位置。在某些实施方式中，加热元件的长度方向D1实质上平行栅极的长度方向D2(D1及D2标示在图6(b)中)。在其他实施例中，其中加热元件的长度方向D1与栅极102G的长度方向D2形成小于80度的夹角。例如，加热元件的长度方向D1与栅极102G的长度方向D2所形成的夹角为约1度至约30度。此外，加热元件的厚度可例如为约20nm至约lOOnm。
[0032]图9绘示本发明某些实施方式的图8所示结构的立体示意图。详细的说，加热元件120a包含第一部121以及第二部122，第一部121的底面接触第一电极106的顶面106T，第二部122从第一部121横向延伸出，并延伸到顶面106T之外的位置。
[0033]在执行上述步骤22、步骤24及步骤26之后，便实现前文所述的操作20 “形成加热元件于第一电极上，加热元件包含接触第一电极的顶面的第一部以及从第一部横向延伸出顶面外的第二部”。当然，有许多不同的方式或方法能够实现操作20，本发明所述的操作20不受限于步骤22、步骤24及步骤26的实施方式。
[0034]在图1(a)的操作30中，形成相变化元件接触加热元件的第二部，相变化元件与第一电极不重叠。图10(a)绘示执行操作30后的立体示意图，图10(b)绘示从图10(a)的方向A观察的侧视示意图。请参照图10(a)及图10(b)，在加热元件120a上方形成相变化元件130，相变化元件130接触加热元件120a的第二部122。请注意，相变化元件130并不是位在第一电极106的正上方。换言之，相变化元件130在半导体基材100上的投影与第一电极106在半导体基材100上的投影不重叠。在某些实施方式中，相变化元件包含锗-锑-碲(GST)材料，例如Ge2Sb2Te5、GeiSb2Te4、GeiSb4Te7S上述的组合或类似的材料。其他相变化材料可例如为 GeTe、Sb2Te3、GaSb、InSb、Al_Te、Te-Sn-Se、Ge-Sb-Te、In-Sb-Te、Ge-Se-Ga、B1-Se-Sb、Ga-Se-Te、Sn-Sb-Te、In-Sb-Ge、Te-Ge-Sb-S、Te-Ge-Sn-O、Sb-Te-B1-Se、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-T1-Co、Ge-Sb-Te-Pd、Ag-1n-Sb-Te、Ge-Te-Sn-Pt、Ge-Te-Sn-N1、Ge-Te-Sn-Pd 及 Ge-Sb-Se-Te。
[0035]在图1(a)的操作40中，形成第二电极于相变化元件上，第二电极与第一电极不重叠。如图10(a)及图10(b)所示，在相变化元件130上形成第二电极140，而且第二电极140在半导体基材100上的投影与第一电极106在半导体基材100上的投影不重叠。在某些实施方式中，第二电极140包含氮化钛(TiN)、氮化钽(TaN)、钛(Ti)、铝(A1)、铜(Cu)、银(Ag)、金(Au)或上述材料的组合或类似的材料。在某些实施例中，第二电极140的上视轮廓实质上相同于相变化元件130的上视轮廓。
[0036]有多种实施方式能够实现操作30及操作40，在图10(a)绘示的实施方式中，相变化元件130位于第一介电层110a和加热元件120a的上方，相变化元件130的底面接触加热元件120a的第二部122的顶面122T。当电流从第一电极106经过加热元件120a及相变化元件130传导到第二电极140时，通过加热元件120a的第二部122的顶面122T对相变化元件130加热，让相变化元件130接触到顶面122T的局部发生相变化。
[0037]根据本发明上述的各种实施方式，加热元件120a从第一电极106的顶面106T横向延伸到顶面106T之外的位置，从垂直半导体基材100的方向上观察，相变化元件130与第一电极106不会互相重叠，第二电极140与第一电极106也不会互相重叠。所以，第二电极140上方所须要配置的垂直互连结构不会占据第一电极106上方的空间。从而，可以利用第一电极106上方的空间来配置相变化记忆体所需的其他辅助导线，例如辅助接地线。因此，根据本发明上述的各种实施方式不仅能够增加相变化记忆体布局设计的自由度，也能够提高相变化记忆体的整体布局密度。
[0038]下文叙述本发明实现操作30及操作40的其他实施方式。
[0039]图11绘示本发明另外某些实施