一种霍尔元件及其制备方法
【技术领域】
[0001]本发明涉及磁传感器技术领域，具体涉及一种霍尔元件及其制备方法。
【背景技术】
[0002]为了提高霍尔元件的稳定性和可靠性，在制备过程中，需要对其进行钝化。传统的钝化工艺，一般采用PECVD方法生长Si02S Si 3N4来进行钝化。在钝化过程中，等离子体会对材料表面产生损伤，从而导致损伤部位产生缺陷，缺陷会导致电子传输的不均匀，从而引起不平衡电压增大。另一方面，这些缺陷会随着温度及电场等外部条件的变化而变化，严重影响霍尔元件的稳定性和可靠性下降，不利于霍尔元件的长期使用。
[0003]对于半导体突变异质结，由于导带底能量突变量的存在，则在界面附近出现有“尖峰”和“凹口”;实际上，对异质结中导带电子的作用而言，该“尖峰”也就是电子的势皇，“凹口”也就是电子的势阱，如果“凹口”的势阱足够大，则其中的电子只能在势阱中沿着平面的各个方向运动，即为二维运动的电子，形成二维电子气。
【发明内容】
[0004]为此，本发明索要解决的是现有霍尔元件的钝化方法会对器件表面产生损伤，从而影响霍尔元件可靠性的问题，从而提供一种钝化效果好，对器件表面损伤小，而且损伤区域对器件性能影响小的霍尔元件及其制备方法。
[0005]为解决上述技术问题，本发明采用的技术方案如下:
本发明所述的一种霍尔元件，包括层叠设置的半绝缘GaAs衬底、InGaP缓冲层、GaAs霍尔元件功能层、InGaP帽层以及InGaP钝化层；所述InGaP钝化层和InGaP帽层中开设有暴露GaAs霍尔元件功能层部分区域的通孔，通孔内形成电极。
[0006]所述InGaP钝化层覆盖所述InGaP缓冲层、GaAs霍尔元件功能层和InGaP帽层的侧壁。
[0007]本发明所述的霍尔元件的制备方法，包括如下步骤:
51、在半绝缘GaAs衬底上依次外延生长InGaP缓冲层、GaAs霍尔元件功能层和InGaP帽层；
52、对InGaP缓冲层、GaAs霍尔元件功能层和InGaP帽层图案化，形成暴露GaAs衬底部分区域的台面；
53、在InGaP帽层上，通过外延生长方式生长一层InGaP钝化层；
54、在InGaP钝化层和InGaP帽层上形成暴露GaAs霍尔元件功能层部分区域的通孔，在通孔内形成电极。
[0008]步骤S2中，所述钝化层还覆盖所述InGaP缓冲层、GaAs霍尔元件功能层和InGaP帽层的侧壁。
[0009]本发明的上述技术方案相比现有技术具有以下优点:
1、本发明所述的一种霍尔元件，包括层叠设置的半绝缘GaAs衬底、InGaP缓冲层、GaAs霍尔元件功能层、InGaP帽层以及InGaP钝化层，所述InGaP钝化层还覆盖所述InGaP缓冲层、GaAs霍尔元件功能层和InGaP帽层的侧壁；InGaP钝化层和InGaP帽层中开设有暴露GaAs霍尔元件功能层部分区域的通孔，通孔内形成电极。通过这种结构优化，GaAs霍尔元件功能层表面在工艺制备过程中，不会受到损伤，而侧壁也减少了等离子体冲击带来的损伤，从而大幅提升了霍尔元件的稳定性和可靠性，同时减小了不平衡电压。
[0010]2、因为InGaP的禁带宽度大于GaAs的禁带宽度，从而在GaAs霍尔元件功能层的上下表面均形成二维电子气结构，电子固定在这个区域内输运，将侧壁缺陷对电子输运的影响降到最低，从而进一步提高了霍尔元件的稳定性和可靠性，降低了不平衡电压，大幅改善了器件性能。
【附图说明】
[0011]
为了使本发明的内容更容易被清楚的理解，下面根据本发明的具体实施例并结合附图，对本发明作进一步详细的说明，其中
图1~4是本发明所述的霍尔元件在制备过程中的结构示意图；
图中附图标记表不为:1_ GaAs衬底、2-1nGaP缓冲层、3-GaAs霍尔兀件功能层、4-1nGaP帽层、5-1nGaP钝化层、6-电极。
【具体实施方式】
[0012]
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。
[0013]本发明可以以许多不同的形式实施，而不应该被理解为限于在此阐述的实施例。相反，提供这些实施例，使得本公开将是彻底和完整的，并且将把本发明的构思充分传达给本领域技术人员，本发明将仅由权利要求来限定。在附图中，为了清晰起见，会夸大层和区域的尺寸和相对尺寸。应当理解的是，当元件例如层、区域或基板被称作“形成在”或“设置在”另一元件“上”时，该元件可以直接设置在所述另一元件上，或者也可以存在中间元件。相反，当元件被称作“直接形成在”或“直接设置在”另一元件上时，不存在中间元件。
[0014]实施例
本实施例提供一种霍尔元件，如图4所示，包括层叠设置的GaAs衬底1、InGaP缓冲层
2、GaAs霍尔元件功能层3、InGaP帽层4以及InGaP钝化层5 ;所述InGaP钝化层5和InGaP帽层4中开设有暴露GaAs霍尔元件功能层3部分区域的通孔，通孔内形成电极6。
[0015]所述InGaP钝化层5覆盖所述InGaP缓冲层2、GaAs霍尔元件功能层3和InGaP帽层4的侧壁。
[0016]本实施例中，所述GaAs衬底1优选为半绝缘GaAs衬底，厚度为625 μ m。
[0017]所述InGaP缓冲层2为本征半导体层，厚度为0.5 μπι。
[0018]所述GaAs霍尔元件功能层3为N型半导体层，本实施例优选为掺杂有娃元素的GaAs层，掺杂浓度为8X 1016cm 3，厚度为1 μ m。
[0019]所述InGaP帽层4为本征半导体层，厚度为0.5 μπι。
[0020]所述InGaP钝化层5为本征半导体层，厚度为0.5um。
[0021]所述霍尔元件的制备方法，包括如下步骤:
S1、如图1所示，通过外延生长技术在所述半绝缘GaAs衬底1上依次外延生长所述InGaP缓冲层2、所述GaAs霍尔元件功能层3和所述InGaP帽层4。
[0022]S2、如图2所示，通过刻蚀工艺对所述InGaP缓冲层2、所述GaAs霍尔元件功能层3和所述InGaP帽层4图案化，形成暴露所述GaAs衬底1部分区域的台面。
[0023]S3、如图3所示，通过外延生长方式，在其上生长所述InGaP钝化层5。
[0024]S4、如图4所示，通过湿法刻蚀工艺，在InGaP钝化层5和InGaP帽层4中开设露出GaAs霍尔元件功能层3部分区域的通孔，在通孔中制备电极6。
【主权项】
1.一种霍尔元件，其特征在于，包括层叠设置的半绝缘GaAs衬底(1)、InGaP缓冲层(2)、GaAs霍尔元件功能层(3)、InGaP帽层(4)以及InGaP钝化层(5);所述InGaP钝化层(5)和InGaP帽层(4)中开设有暴露GaAs霍尔元件功能层(3)部分区域的通孔，通孔内形成电极(6)。2.根据权利要求1所述的霍尔元件，其特征在于，所述InGaP钝化层(5)还覆盖所述InGaP缓冲层(2)、GaAs霍尔元件功能层(3)和InGaP帽层(4)的侧壁。3.—种权利要求1-2任一项所述的霍尔元件的制备方法，其特征在于，包括如下步骤:51、在半绝缘GaAs衬底(1)上依次外延生长InGaP缓冲层(2)、GaAs霍尔元件功能层(3)和InGaP 帽层(4)； 52、对InGaP缓冲层(2)、GaAs霍尔元件功能层(3)和InGaP帽层(4)图案化，形成暴露GaAs衬底(1)部分区域的台面； 53、在InGaP帽层(4)上，通过外延生长方式生长一层InGaP钝化层(5)； 54、在InGaP钝化层(5)和InGaP帽层(4)上形成暴露GaAs霍尔元件功能层(3)部分区域的通孔，在通孔内形成电极(6)。4.根据权利要求3所述的霍尔元件的制备方法，其特征在于，步骤S3中，InGaP钝化层(5)还覆盖InGaP缓冲层(2)、GaAs霍尔元件功能层(3)以及InGaP帽层(4)的侧壁。
【专利摘要】本发明所述的一种霍尔元件，包括层叠设置的半绝缘GaAs衬底、InGaP缓冲层、GaAs霍尔元件功能层、InGaP帽层以及InGaP钝化层，所述InGaP钝化层还覆盖所述InGaP缓冲层、GaAs霍尔元件功能层和InGaP帽层的侧壁；InGaP钝化层和InGaP帽层中开设有暴露GaAs霍尔元件功能层部分区域的通孔，通孔内形成电极。通过这种结构优化，GaAs霍尔元件功能层上下表面均形成二维电子气结构，电子固定在这个区域内输运，减少了侧壁的缺陷对电子输运造成的影响，另一方面，GaAs霍尔元件功能层表面有InGaP帽层和InGaP钝化层的存在，消除了工艺过程对GaAs霍尔元件功能层表面的损伤，因而大幅提升了霍尔元件的稳定性和可靠性，同时降低了不平衡电压。
【IPC分类】H01L43/06, H01L43/14, H01L43/04
【公开号】CN105405966
【申请号】CN201510932441
【发明人】胡双元
【申请人】苏州矩阵光电有限公司
【公开日】2016年3月16日
【申请日】2015年12月15日