120提供电流至下电极140时，电流会依序沿着下电极140、阻障件152至加热器154，并自加热器154的两侧面154a进入环状相变化层165，最后到达上电极170。若加热器154与环状相变化层165间的接触面积越小，即可允许越高的电流密度，而提升加热效率。
[0031 ]以本实施方式为例，加热器154以其两端的侧面154a与环状相变化层165接触，因此加热器154与环状相变化层165之间的接触面积即为加热器154的截面宽度W乘以厚度T再乘上2。值得注意的是，现有最小的柱状加热器的顶面积为约700平方纳米(约为直径为28?30纳米的圆柱状加热器的顶面积)。若加热器154的厚度T为1纳米，截面宽度W为25纳米，则接触面积为约50平方纳米(25x1x2)，远小于现有最小柱状加热器的顶面积。若加热器154的厚度T为2纳米，截面宽度W为25纳米，则接触面积为约100平方纳米(25x2x2)，亦小于现有最小柱状加热器的顶面积。如此一来，可使相变化记忆体100具有极低的重置电流。
[0032]在本发明的部分实施方式中，第一绝缘层160包含氧化物、氮化物、氮氧化物或其组合，例如氧化硅、氮化硅、氮氧化硅或其组合，而上电极170包含钛、氮化钛、氮化钽、氮化铝钛、氮化铝钽、或其组合。在本发明的部分实施方式中，环状相变化层165包含锗锑碲(Ge2Sb2Te5、Ge3Sb6Te5，GST)、氮惨杂锗铺碲(nitrogen-doped Ge2Sb2Tes)、碲化铺(Sb2Te)、锗化锑(GeSb)、铟掺杂碲化锑(In-doped Sb2Te)或其组合。
[0033]在本发明的部分实施方式中，上电极170的上表面与环状相变化层165的上表面为共平面。在本发明的部分实施方式中，相变化记忆体100还包含第二绝缘层180位于两个环状相变化层165之间。在数个实施例中，第二绝缘层180包含氧化物、氮化物、氮氧化物或其组合，例如氧化硅、氮化硅、氮氧化硅或其组合。
[0034]在本发明的部分实施方式中，相变化记忆体100还包含保护层185覆盖上电极170、环状相变化层165与第二绝缘层180。保护层185可为单层或多层结构。在本发明的部分实施方式中，保护层185包含氧化物、氮化物、氮氧化物或其组合，例如氧化硅、氮化硅、氮氧化硅或其组合。在本发明的部分实施方式中，保护层185包含两层(未绘示)，下层覆盖上电极170、环状相变化层165与第二绝缘层180，上层覆盖下层，其中下层为氮化物，上层为氧化物，但不以此为限。
[0035]在本发明的部分实施方式中，相变化记忆体100还包含垂直互连结构195耦接上电极170或源极122。具体而言，某些垂直互连结构195通过保护层185以接触上电极170，而其他某些垂直互连结构195则通过保护层185、第二绝缘层180与介电层130以接触源极122。在本发明的部分实施方式中，垂直互连结构195包含金属、金属化合物或其组合，例如钛、钽、钨、铝、铜、钼、铂、氮化钛、氮化钽、碳化钽、氮化钽硅、氮化钨、氮化钼、氮氧化钼、氧化钌、钛铝、氮化钛铝、碳氮化钽、其他合适的材料或其组合。
[0036]图2、3、4、5、6A、7、8A、9、10、11与12为依照本发明数个实施方式的制造相变化记忆体的方法，在制程各个阶段的剖面示意图。请先参照图1A，在进行图2、3、4、5、6A、7、8A、9、10、11与12所示的制程阶段之前，先提供基板110，然后形成主动元件120于基板110内及其上方。在本发明的部分实施方式中，利用掺杂制程形成源极122及漏极124，再利用沉积、微影与蚀刻制程形成栅极126。形成主动元件120的步骤亦可包含透过合适的制程技术形成栅介电层(未绘示)、间隙壁(未标示)、浅掺杂漏极和/或其他元件。
[0037]形成主动元件120之后，如图1A所示，形成介电层130于主动元件120上方，再形成穿孔贯穿介电层130，以露出主动元件120的一部分(例如:漏极124)。在本发明的部分实施方式中，利用化学气相沉积或其他合适的薄膜沉积技术形成介电层130，利用微影与蚀刻制程、激光钻孔制程或其他合适的制程形成贯穿介电层130的穿孔。
[0038]形成穿孔之后，如图1A所示，形成导电接触135于穿孔内，以耦接主动元件120。在本发明的部分实施方式中，利用化学气相沉积、物理气相沉积、原子层沉积、旋转涂布制程或其他合适的形成制程形成导电接触13 5。接着再形成下电极140至导电接触13 5上以耦接主动元件120。在本发明的部分实施方式中，利用化学气相沉积、物理气相沉积、原子层沉积、旋转涂布制程或其他合适的形成制程形成下电极140。
[0039]在形成下电极之后，依序进行图2、3、4、5、6六、7、8六、9、10、11与12的制程阶段。在图
2、3、4、5、6六、7、8六、9、10、11与12中，省略图1六所示的基板110、主动元件120及导电接触135，仅绘示介电层130的上部与下电极140。
[0040]先参阅图2，图2绘示形成图案化绝缘层230至下电极140与介电层130上的步骤。在此步骤中，先沉积绝缘材料覆盖下电极140与介电层130，接着以图案化制程移除部分绝缘材料而形成图案化绝缘层230，使其具有一开口 230暴露下电极140。详细而言，如图2所示，先毯覆式沉积绝缘材料。在本发明的部分实施方式中，利用物理气相沉积、化学气相沉积、原子层沉积、其他合适的沉积制程或其组合沉积绝缘材料，且绝缘材料包含氧化硅、氮化硅、氮氧化硅或其组合。
[0041]之后，再将光阻层(未绘示)旋转涂布至绝缘材料上，接着用曝光方式将光罩(未绘示)的图案转移至光阻层，以暴露绝缘材料的上表面。最后使用干蚀刻或湿蚀刻制程移除部分的绝缘材料，以使形成的图案化绝缘层230具有开口 232暴露下电极140。此开口 232具有截面宽度W1，且开口 232于垂直投影方向与下电极140重叠。
[0042]在图3与图4中则绘示形成间隙壁156于开口 232侧壁的步骤。如图3所示，先形成一罩幕层310共形地覆盖图案化绝缘层230以及开口 232的侧壁与底部。具体而言，罩幕层310形成厚度T1于图案化绝缘层230的上表面与开口 232的底部处，并同时形成厚度T2于开口222的侧壁处，其中厚度T2大于厚度T1。必须说明的是，此处所述的厚度T1与T2为与介电层130呈垂直方向的厚度。在本发明的部分实施方式中，是以物理气相沉积法、化学气相沉积法、原子层沉积法、热氧化方式沉积氧化硅、氮化硅或氮氧化硅，以使形成的罩幕层310具有良好的阶梯覆盖性，而能均匀的覆盖开口 232的侧壁。
[0043]接着在图4中，非等向性移除第二罩幕层310，以自罩幕层310形成一间隙壁156于开口 232的侧壁。在此步骤中，是使用一干蚀刻制程以非等向性的削减罩幕层310与介电层130呈垂直方向的厚度，而将位于图案化绝缘层230的上表面与开口 232的底部处的罩幕层310移除。然而，位于开口 232的侧壁处的罩幕层310因具有较大的厚度T2而不会被完全移除，其能余留间隙壁156于开口 232的侧壁。需说明的是，间隙壁156使开口 232的截面宽度自W1减少至W2，而截面宽度W2更关联于后续形成的加热器与相变化层间的接触面积，将于后续详述。
[0044]然后如图5、图6A所示，形成阻障墙512覆盖间隙壁156的侧壁与开口 232的底部，并形成加热墙522至开口232的剩余部分中。先请参阅图5，先形成阻障材料层510共形的覆盖图案化绝缘层230、间隙壁156的上表面与侧壁、及开口 232的底部。接着，再形成加热材料层520覆盖阻障材料层510，且部分的加热材料层520进入开口 232的剩余部分中并将开口 232填满。在本发明的部分实施方式中，以物理气相沉积法、化学气相沉积法或原子层沉积法形成阻障材料层510与加热材料层520。
[0045]之后如图6A所示，研磨阻障材料层510与加热材料层520，以形成阻障墙512与加热墙522于开口 232中。在此步骤中，以化学机械研磨法(chemical mechanical polishing,CMP)移除图案化绝缘层230与间隙壁156上方的阻障材料层510与加热材料层520，以分别自阻障材料层510与加热材料层520形成阻障墙512与加热墙522。在此之后更继续研磨阻障墙512与加热墙522以削减其厚度，使加热墙522能具有极薄的厚度T，而有效降低后续形成的加热器与环状相变化层之间的接触面积。此外，在此制程步骤中会同时研磨图案化绝缘层230与间隙壁156，使其均具有大致平坦的上表面，因此研磨后的图案化绝缘层230及间隙壁156的上表面与阻障墙512及加热墙522的上表面会为共平面。
[0046]此处需特别说明，加热墙522的宽度W会约略小于开口 232的宽度W2，这是由于阻障墙512与加热墙522共同填满了开口 232，但具有U形轮廓的阻障墙512会覆盖加热墙522的侧壁并延伸至加热墙522的底部。具体而言，阻障墙512占据了开口 232的部分空间，而使填满开口 232剩余部分的加热墙522的宽度实质上会小于开口 232的宽度W2。
[0047]请继续参阅图6B，图6B绘示图6A的制程中间结构的上视示意图。换句话说，图6A为图6B沿着AA剖线的剖面图。如图6B所示，形成的阻障墙5