艺(例如，ALD、PECVD、PVD、HDP辅助CVD、低温CVD)来沉积，并且可以通过化学机械抛光(CMP)技术来平面化。平面化也可以去除来自鳍图案化的任何制造物，诸如硬掩模层和/或焊盘氧化物层，如上面提到的。
[0019]参考图2B，在鳍202中的每一个鳍的暴露的顶表面206上执行注入工艺208。注入工艺提供在鳍202中的每一个鳍中的上部分中的注入的区域210。在实施例中，注入工艺208涉及将氧化增强掺杂剂从半导体鳍202的顶表面206注入到半导体鳍202中。在一个实施例中，将氧化增强掺杂剂注入到半导体鳍202中涉及注入氟(F)原子或氩(Ar)原子，或者这两者(在所示的示例中，已经注入F原子）。在实施例中，该注入涉及该掺杂剂的低能量和高剂量注入的使用。例如，在一个实施例中，该注入在能量大约在l_15keV的范围内和剂量大约在Iel4-lel6原子/cm2的范围内的情况下执行。在实施例中，结果是高Ar或F掺杂的鳍顶部，而鳍的较低部分不被高掺杂。
[0020]参考图2C，电介质层204被凹进在鳍202的顶表面206下方以提供具有鳍202的突出部分214的隔离层212。在一个实施例中，该凹进使隔离层212的顶表面在区域210下方，而没有暴露每一个鳍202的整体，如图2C中描绘的。
[0021]在实施例中，电介质层204的凹进限定了Si沟道高度(HSI)。该凹进可以通过等离子体、蒸汽或湿法蚀刻工艺来执行。在一个实施例中，使用针对硅鳍202选择性的干法蚀刻工艺，该干法蚀刻工艺基于由诸如但不限于NF3、CHF3、C4F8、HBr和02的气体生成的等离子体，其中通常压强在30-100mTorr的范围内并且等离子偏压为50-1000瓦特。
[〇〇22]参考图2D，鳍202的暴露的部分214被热氧化以形成在鳍202的暴露的部分214的所有表面上的鳍电介质层216。在一个实施例中，鳍电介质层216由与隔离层212相同或类似的材料组成，如描绘的。然而，将理解的是，这些材料不需要在成分方面是类似的。
[0023]鳍电介质层还可以被认为是阻挡层或栅极阻挡层。在实施例中，如描绘的，栅极阻挡层216具有设置在半导体鳍202的顶表面的至少部分上（S卩，在鳍202的突出部分214的顶表面上）的第一部分216’。第二部分216’’被设置在半导体鳍202的侧壁的至少部分上（即，在鳍202的突出部分214的侧壁上）。在一个这样的实施例中，也如描绘的，栅极阻挡层的第一部分216’与栅极阻挡层的第二部分216’’连续，但比栅极阻挡层的第二部分216’’厚（即，厚度V’大于厚度‘X’）。在特定这样的实施例中，栅极阻挡层的第一部分216’具有比栅极阻挡层的第二部分216’’大大约在10-50%的范围内的量的厚度。
[〇〇24]在实施例中，再次参考图2D，半导体鳍202的突出部分214还包括在例如作为与图2B关联描述的注入工艺的制造物的半导体鳍的突出部分的最上部的部分处、但不在其整体中的氟(F)原子或氩(Ar)原子或者这两者的区域218。在一个这样的实施例中，栅极阻挡层的第一部分216’直接邻近于F原子或氩Ar原子的区域218。在特定这样的实施例中，F或氩Ar原子的区域218具有大约在Iel9-le21原子/cm3的范围内的F原子或Ar原子或者这两者的浓度。
[〇〇25] 在实施例中，栅极阻挡层216(由216’和216’’组成）由半导体鳍202的半导体材料的氧化物组成。在一个这样的实施例中，半导体鳍202由单晶硅组成，并且栅极阻挡层216由例如作为热生长的氧化硅的二氧化硅组成。
[〇〇26]因此，再次参考图2D，在实施例中，热氧化半导体鳍202中的每一个的突出部分214形成在半导体鳍的突出部分中的每一个的顶部上的阻挡电介质层的第一部分216’和在半导体鳍的突出部分中的每一个的侧壁上的阻挡电介质层的第二部分216’ ’，第一部分216’比第二部分216’’厚。在一个这样的实施例中，热氧化半导体鳍202中的每一个的突出部分214涉及在大约在500-800摄氏度的范围内的温度下在氧气存在的情况下加热。在实施例中，顶部部分216’足够厚以减轻或消除从在顶部部分216’上方例如以使能fin-FET形成代替三栅极形成的随后形成的栅电极的部分对鳍的控制，如与图3A和3B相关联更详细描述的。在一个实施例中，216’相对于216’’的更大相对厚度可归因于与图2B相关联描述的注入。在特定这样的实施例中，注入的部分(例如，在表面处)的生长率是非注入的部分(例如，在侧壁处)的生长率的大约1.1-1.5倍。
[〇〇27]参考图2E，在图2D的结构上方形成栅极形成层220。在实施例中，栅极形成层220是通过例如在炉中的化学气相沉积(CVD)工艺或其它沉积工艺（例如，ALD、PECVD、PVD、HDP辅助CVD、低温CVD)形成的多晶硅层，作为在图2D的整个结构上方的保形层。
[〇〇28]参考图2F，栅极形成层220被平面化以提供在图2D的结构上方的（例如，平坦或无形貌的）平面栅极形成层222。在实施例中，栅极形成层220通过化学机械抛光(CMP)技术来平面化。栅极形成层220的平面化对于随后的多晶硅光刻工艺可以是重要的。
[〇〇29]参考图2G，在图2F的结构上方形成硬掩模224。在实施例中，硬掩模224是例如通过CVD工艺或其它沉积工艺（例如，ALD、PECVD、PVD、HDP辅助CVD、低温CVD)来沉积的氮化硅(SiN)硬掩模，作为在图2F的整个结构上方的保形层。
[0030]参考图2H，硬掩模224和平面栅极形成层222被图案化为期望的栅极几何结构，以形成在鳍202和鳍电介质层216上方的图案化的硬掩模226和图案化的栅极形成层228。
[0031] 在实施例中，多晶硅栅极图案化在图2H中表示，并且涉及用来由SiN硬掩模和随后的多晶硅的蚀刻限定多晶硅栅极的多晶硅光刻。在一个实施例中，掩模I形成在硬掩模224上，该掩模由形貌掩模部分和抗反射涂敷(ARC)层组成。在特定这样的实施例中，形貌掩模部分是碳硬掩模(CHM)层，并且抗反射涂敷层是硅ARC层。形貌掩模部分和ARC层可以用常规光刻和蚀刻工艺技术来图案化。在一个实施例中，如本领域公知的，掩模还包括最上部的光刻胶层，并且可以通过常规的光刻和显影工艺来图案化。在特定实施例中，暴露于光源的光刻胶层的部分在显影光刻胶层时被去除。因此，图案化的光刻胶层由正光刻胶材料组成。在特定实施例中，光刻胶层由诸如但不限于248nm抗蚀剂、193nm抗蚀剂、157nm抗蚀剂、极紫外光(EUV)抗蚀剂、电子束印记层或者具有邻叠氮萘醌敏化剂的酚醛树脂基体的正光刻胶材料组成。在另一个特定实施例中，暴露于光源的光刻胶层的部分在显影光刻胶层时被保留。因此，该光刻胶层由负光刻胶材料组成。在特定实施例中，光刻胶层由诸如但不限于由聚顺异戊二稀(口〇17_(^8-丨8<^代]16)或聚肉桂酸乙稀酯(口〇17-￥；[1171-(3；[11仙1]^七6)构成的负光刻胶材料组成。
[〇〇32] 通常，再次参考图2A-2H，在实施例中，所描述的方法可以用于N型（例如，NM0S)或P型（例如，PM0S)或这两者的器件制造。将理解的是，由上面示例性处理方案产生的结构，例如来自图2H的结构，可以针对随后的处理操作以相同或类似的形式用于完成器件制造，诸如PM0S和匪0S器件制造。作为完成的器件的示例，图3A和3B分别图示了根据本发明的实施例的具有带有顶部阻挡层的自对准鳍的非平面半导体器件的横截面视图和(沿着横截面视图的a-a’轴取得的)平面图。
[〇〇33]参考图3A，半导体结构或器件300包括从衬底302且在隔离区域306内形成的非平面有源区域(例如，包括突出鳍部分3 0 4和子鳍区域3 0 5的鳍结构）。用于每一个突出鳍部分304的电介质层或阻挡层在其上具有比侧部分398更厚的顶部部分397,如描绘的。在一个这样的实施例中，顶部部分397足够厚以减轻或消除从在顶部部分397上方例如以使能fin-FET形成代替三栅极形成的栅电极的部分