杂区的离子为N型杂质，则形成第二掺杂区的离子为P型杂质；若形成第一掺杂区的离子为P型杂质，则形成第二掺杂区的离子为N型杂质，本实施例中对此不作限定。
[0088]需要说明的是，在对所述半导体衬底的另一个表面减薄后，形成T1-1GBT背面结构之前，还可以包括:对所述半导体衬底的减薄表面进行全部掺杂，在所述半导体衬底的减薄表面形成缓冲层。
[0089]如图8所示，为带有缓冲层110的T1-1GBT。其中，缓冲层110位于漂移区101表面，使器件漂移区101的厚度减少，从而使器件的导通电阻率降低，导通压降减小；并且缓冲层掺杂类型与器件漂移区的掺杂类型相同，因此缓冲层能够结合一部分载流子，达到控制器件背面载流子注入率的效果，减少了关断时需要从器件漂移区移出的载流子的数量，从而能够提闻器件的关断速率。
[0090]本实施例中通过控制直写式离子发生器的离子出射方向和速度，实现T1-1GBT制作过程中对半导体衬底表面的局部扫描，采用简单的工艺形成T1-1GBT的背面结构，由于代替了现有技术中的光刻工艺实现局部遮挡，使得实现局部掺杂过程中的工艺大大简化，缩短了器件的制作周期，而且在T1-1GBT制作过程中，减少了光刻机的使用，能够在一定程度上降低T1-1GBT的生产成本。
[0091]本说明书中各个部分采用递进的方式描述，每个部分重点说明的都是与其他部分的不同之处，各个部分之间相同相似部分互相参见即可。
[0092]对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
【主权项】
1.一种半导体器件的制作方法，其特征在于，包括: 提供半导体衬底； 在所述半导体衬底的一个表面上掺杂第一类型杂质，形成全部掺杂的第一掺杂层； 采用直写式离子注入方式进行局部扫描，在所述第一掺杂层上掺杂第二类型杂质，形成第二掺杂区，其余未进行第二类型杂质掺杂的第一掺杂层区域形成第一掺杂区。2.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述在所述半导体衬底的一个表面上掺杂第一类型杂质，形成全部掺杂的第一掺杂层的具体方法为:采用直写式离子注入方式在所述半导体衬底表面进行全部范围的扫描。3.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述采用直写式离子注入方式进行局部扫描具体为:通过调整直写式离子发生器的离子束直径以及离子所在电场的电压，控制离子出射的方向和速度，使得离子落在所述半导体衬底的待掺杂区。4.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述半导体器件为快恢复二极管、门极可关断晶闸管、电子注入增强门极晶体管、集成门极换流晶闸管、MOS控制型可关断晶闸管、集成门极双晶体管或三模式集成绝缘栅型双极晶体管中的任意一种。5.一种半导体器件的制作方法，其特征在于，包括: 提供半导体衬底； 采用直写式离子注入方式进行局部扫描，在所述半导体衬底的一个表面进行第一类型杂质的掺杂，形成第一掺杂区； 采用直写式离子注入方式进行局部扫描，在形成第一掺杂区的半导体衬底表面进行第二类型杂质的掺杂，形成第二掺杂区。6.根据权利要求5所述的半导体器件的制作方法，其特征在于，所述采用直写式离子注入方式进行局部扫描具体为:通过调整直写式离子发生器的离子束直径以及离子所在电场的电压，控制离子出射的方向和速度，使得离子落在所述半导体衬底的待掺杂区。7.根据权利要求5所述的半导体器件的制作方法，其特征在于，所述半导体器件为快恢复二极管、门极可关断晶闸管、电子注入增强门极晶体管、集成门极换流晶闸管、MOS控制型可关断晶闸管、集成门极双晶体管或三模式集成绝缘栅型双极晶体管中的任意一种。8.—种T1-1GBT的制作方法，其特征在于，包括: 51、提供半导体衬底，所述半导体衬底的一个表面内包括多个IGBT元胞，所述IGBT元胞包括漂移区，位于所述漂移区表面内的基区，位于所述基区表面内的两个发射区，以及覆盖所述两个发射区的发射极金属； 52、将所述半导体衬底的另一个表面减薄，并采用直写式离子注入方式在所述半导体衬底的减薄面上进行扫描，形成所述ΤΙ-1GBT的背面结构，所述背面结构包括并列排布且掺杂类型相反的第一掺杂区和第二掺杂区。9.根据权利要求8所述的T1-1GBT制作方法，其特征在于，所述采用直写式离子注入方式在所述半导体衬底的减薄面上进行扫描，形成所述T1-1GBT的背面结构，具体包括: 5201、在所述半导体衬底的减薄面上形成全部掺杂的第一掺杂层； 5202、在所述第一掺杂层上,米用直写式离子注入方式进行局部扫描，对所述第一掺杂层进行局部离子掺杂，形成第二掺杂区，所述第一掺杂层上其余未进行第二类型杂质掺杂的第一掺杂层区域形成第一掺杂区。10.根据权利要求9所述的T1-1GBT制作方法，其特征在于，所述在所述半导体衬底的减薄面上形成全部掺杂的第一掺杂层为:采用直写式离子注入方式对所述半导体衬底的减薄面进行全部扫描形成第一掺杂层。11.根据权利要求8所述的T1-1GBT制作方法，其特征在于，所述采用直写式离子注入方式在所述半导体衬底的减薄面上进行扫描，形成所述T1-1GBT的背面结构，具体包括: 5211、在所述半导体衬底的减薄面上采用直写式离子注入方式进行第一局部扫描形成第一掺杂区； 5212、在所述半导体衬底的减薄面上采用直写式离子注入方式进行第二局部扫描形成第二掺杂区。12.根据权利要求8-11任意一项所述的T1-1GBT制作方法，其特征在于，在步骤S2中将所述半导体衬底的另一个表面减薄之后，形成所述T1-1GBT的背面结构之前，还包括: 对所述半导体衬底的减薄表面进行全部掺杂，在所述半导体衬底的减薄表面形成缓冲层。13.根据权利要求12所述的T1-1GBT制作方法，其特征在于，所述半导体衬底的基材为硅、碳化硅、氮化镓、金刚石或磷化镓中的任意一种。
【专利摘要】本发明提供一种半导体器件的制作方法、TI-IGBT的制作方法，半导体器件的制作方法包括：提供半导体衬底；在半导体衬底的一个表面上掺杂第一类型杂质，形成全部掺杂的第一掺杂层；采用直写式离子注入方式进行局部扫描，在第一掺杂层上掺杂第二类型杂质，形成第二掺杂区，其余未进行第二类型杂质掺杂的第一掺杂层区域形成第一掺杂区。由于本发明中仅通过控制直写式离子注入方式中离子在离子发生器的电场中的移动路径，控制离子注入到半导体衬底上的区域，实现局部掺杂，相对于通过光刻工艺形成待掺杂区域后再离子掺杂实现局部掺杂来说，本发明的方法大大简化了工艺，缩短了生产周期，提高了生产效率，并降低了半导体器件的生产成本。
【IPC分类】H01L29/739, H01L21/265, H01L21/331
【公开号】CN105489489
【申请号】CN201410529420
【发明人】张文亮, 朱阳军
【申请人】江苏中科君芯科技有限公司
【公开日】2016年4月13日
【申请日】2014年10月9日