具有硅-锗量子阱的高迁移率pmos及nmos装置的制造方法
【技术领域】
[0001]本发明通常关于复杂半导体装置的制造，尤其关于利用硅-锗量子阱制造高迀移率PMOS及NMOS装置。
【背景技术】
[0002]制造半导体装置需要若干独立的制程步骤以从半导体原材料生产封装半导体装置。从半导体材料的初始生长、将半导体晶体切片成独立晶圆、制造阶段(蚀刻、掺杂、离子注入等)直至封装以及已完成装置的最终测试的各种制程彼此大不相同，尤其，该些制程可在包含不同控制方案的不同制造位置执行。
[0003]—般来说，目前实施多种制程技术，其中，对于许多类型的复杂电路，包括场效应晶体管，MOS技术因在操作速度和/或功耗和/或成本效率方面的优越特性而成为目前最有前景的方法之一。在利用例如MOS技术制造复杂集成电路期间，在包括结晶半导体层的衬底上形成数百万个晶体管，例如N沟道晶体管和/或P沟道晶体管。在制造N沟道MOS (NMOS)装置和/或P沟道MOS (PMOS)装置期间，设计人员常常控制制程步骤以允许增加该些装置的电流驱动。对于NMOS装置，可增强电子的流动以增加电流驱动。对于PMOS装置，可增强“电洞”的流动以增加电流驱动。例如，常常形成应变硅层以改善电荷粒子(也就是电子或电洞)的传输。
[0004]图1显示用以形成NMOS装置的现有技术基础结构的程序化剖视图。形成硅衬底层110，在其上可形成应变松弛缓冲(strained relaxed buffer ；SRB)层120。接着在应变松弛缓冲层120上形成应变硅层(也就是应变沟道材料层)130。对于NMOS装置，应变涉及拉伸应变。缓冲层120须应变松弛，以允许形成应变硅层130。拉伸应变硅层130提供增强的电子传输，从而增强该NMOS装置的电流驱动。
[0005]通过控制硅锗层中的硅(Si)及锗(Ge)浓度可获得应变硅层。通过调整锗浓度可控制该硅锗层的晶格常数。应变松弛缓冲层120的厚度高于硅衬底层110的厚度。图1的应变松弛缓冲层120可为约I微米(um)至约5微米。应变松弛缓冲层120中的硅锗材料的浓度可表示为Si(1 x)Gew，其中，X具有介于O与I之间的值。例如，应变松弛缓冲层120可具有S1a5Gea5的硅锗浓度，其中X = 0.5。应变松弛缓冲层120的晶格常数大于硅衬底层110的晶格常数。
[0006]在应变松弛缓冲层120上形成应变沟道材料层130。沟道材料层130的厚度可为约60埃(A)至150埃。沟道材料层130可为硅沟道层或硅及锗层的组合。沟道材料层130的硅及锗的浓度可表示为Si(1 y)Gew，其中，“y”小于“X”。例如，应变沟道材料层130中的硅锗材料的浓度可为31。.766。.3，其中“7”等于0.3。顶部沟道层130经形成而具有双轴拉伸应变。沟道材料层130中的电子迀移率高于硅衬底110的电子迀移率。
[0007]类似地，也可制造用以形成PMOS装置的基础结构。图2显示用以形成PMOS装置的现有技术基础结构的程序化剖视图。形成硅衬底层210，在其上可形成应变松弛缓冲(SRB)层220。缓冲层220须应变松弛，以允许形成应变硅层230。接着在应变松弛缓冲层220上形成应变硅层(也就是应变沟道材料层)230。为形成PMOS装置，应变涉及压缩应变。压缩应变硅层230提供增强的电洞传输。
[0008]如上所述，通过调整锗浓度可控制硅锗层的晶格常数。应变松弛缓冲层220的晶格常数高于硅衬底层210的晶格常数。图2的应变松弛缓冲层220可为I微米至5微米。例如，应变松弛缓冲层220可具有S1a5Gea5的硅锗浓度，其中x = 0.5。应变松弛缓冲层220的晶格常数大于硅衬底层210的晶格常数。
[0009]在应变松弛缓冲层220上形成应变沟道材料层230。沟道材料的厚度可为约60埃至150埃。沟道材料层230可为锗沟道层或硅及锗层的组合。沟道材料层130的硅及锗的浓度可表示为Si(1 z)Gew，其中，“z”大于“X”。例如，应变沟道材料层230中的硅锗材料的浓度可为Sia3Gea7，其中“z”等于0.7。顶部沟道层230经形成而具有双轴压缩应变。沟道材料层230中的电洞迀移率高于硅衬底210的电洞迀移率。
[0010]上述基础结构通常独立形成于不同的制程中。接着，集成基础结构以形成NMOS及PMOS装置。基础结构的该独立制造可能耗时、效率低且成本高。
[0011]本发明可解决和/或至少减轻上述一个或多个问题。
【发明内容】
[0012]下面提供本发明的简要总结，以提供本发明的一些态样的基本理解。本
【发明内容】
并非详尽概述本发明。其并非意图识别本发明的关键或重要组件或划定本发明的范围。其唯一目的在于提供一些简化的概念，作为后面所讨论的更详细说明的前序。
[0013]—般来说，本发明涉及半导体基础结构，用以接受NMOS装置及PMOS装置的至少其中之一。形成衬底。在该衬底上形成应变松弛层。在该应变松弛层上形成第一拉伸应变层。在该第一拉伸应变层上形成第一压缩应变层。
【附图说明】
[0014]结合附图参照下面的说明可理解本发明，这些附图中类似的附图标记代表类似的组件，以及其中:
[0015]图1显示用以形成NMOS装置的现有技术基础结构的程序化剖视图；
[0016]图2显示用以形成PMOS装置的现有技术基础结构的程序化剖视图；
[0017]图3显示依据这里的第一实施例的基础结构的程序化剖视图；
[0018]图4显示依据这里的第二实施例的基础结构的程序化剖视图；
[0019]图5显示依据这里的实施例用以制造半导体装置的第一制程步骤的程序化剖视图；
[0020]图6显示依据这里的实施例用以制造半导体装置的第二制程步骤的程序化剖视图；
[0021]图7显示依据这里的实施例用以制造半导体装置的第三制程步骤的程序化剖视图；
[0022]图8显示依据这里的实施例用以制造半导体装置的第四制程步骤的程序化剖视图；
[0023]图9显示依据这里的实施例用以制造半导体装置的第五制程步骤的程序化剖视图；
[0024]图10显示依据这里的实施例用以制造半导体装置的第六制程步骤的程序化剖视图；
[0025]图11显示依据这里的实施例的一种用以制造包括量子阱层的基础结构的方法的流程图；以及
[0026]图12显示依据这里的实施例的一种用以制造包括包括量子阱层的基础结构的半导体装置的系统的程序化图。
[0027]尽管这里所揭露的发明主题容许各种修改及替代形式，但附图中以示例形式显示本发明主题的特定实施例，并在此进行详细说明。不过，应当理解，这里对特定实施例的说明并非意图将本发明限于所揭露的特定形式，相反，意图涵盖落入由所附权利要求定义的本发明的精神及范围内的所有修改、等同及替代。
【具体实施方式】
[0028]下面说明本发明的各种示例实施例。出于清楚目的，不是实际实施中的全部特征都在本说明书中进行说明。当然，应当了解，在任意此类实际实施例的开发中，必须作大量的特定实施决定以满足开发者的特定目标，例如符合与系统相关及与商业相关的约束条件，该些约束条件因不同实施而异。而且，应当了解，此类开发努力可能复杂而耗时，但其仍然是本领域技术人员借助本发明所执行的常规程序。
[0029]现在将参照附图来说明本发明主题。附图中示意各种结构、系统及装置仅是出于解释目的以及避免使本发明与本领域技术人员熟知的细节混淆，但仍包括该些附图以说明并解释本发明的示例。这里所使用的词语和词组的意思应当被理解并解释为与相关领域技术人员对这些词语及词组的理解一致。这里的术语或词组的连贯使用并不意图暗含特别的定义，亦即与本领域技术人员所理解的通常惯用意思不同的定义。若术语或词组意图具有特定意思，亦即不同于本领域技术人员所理解的意思，则此类特别定义会以直接明确地提供该术语或词组的特定定义的定义方式明确表示于说明书中。
[0030]这里的实施例提供半导体基础结构的制造，以形成NMOS和/或PMOS装置，例如晶体管。可在半导体基础结构上形成多个量子阱，以增强电子和/或电洞的迀移率。因此，可在该半导体基础结构上形成NMOS和/或PMOS装置。在一些实施例中，可形成硅重材料沟道层及锗重材料沟道层的交错薄层，以制造交错的量子阱组，从而为电子及电洞提供增强的迀移率。这使该半导体基础结构能够接受NMOS和/或PMOS装置的制造。
[0031]而且，这里所述的交错层所提供的量子阱为形成于单个半导体基础结构上的NMOS及PMOS装置提供高电流驱动。例如，当形成于包括具有硅重材料沟道层及锗重材料沟道层的交错薄层的交错量子阱的单个半导体基础结构上时，CMOS装置(包括NMOS和/或PMOS装置)可具有增强的电流驱动。在一个实施例中，术语增强的电流驱动指的是与不具有这里所述的量子阱的PMOS及NMOS装置所获得的电流驱动相比增加的电流驱动。因此，实施例提供利用单个堆栈进行CMOS制造，其中，该CMOS制造可包括能够具有较高电流驱动能力的NMOS及PMOS装置。
[0032]在一些实施例中，