如果仅制造NMOS装置或者主要制造NMOS装置，则可形成包括交错量子阱组的半导体基础结构，以使交错量子阱组的最顶层为硅重材料沟道薄层。如果仅制造PMOS装置或者主要制造PMOS装置，则可形成包括交错量子阱组的半导体基础结构，以使交错量子阱组的最顶层为锗重材料沟道薄层。
[0033]另外，在一些实施例中，可调整硅或锗的浓度，以提供想要的电荷载子迀移率，从而增强NMOS装置的电子迀移率或增强PMOS装置的电洞迀移率。可调整硅或锗的浓度，以在材料沟道层中提供想要的应变量。为制造NMOS装置，调整硅锗层中的硅和/或锗的浓度，以在材料沟道层中呈现净拉伸应变。为制造PMOS装置，调整硅锗层中的硅和/或锗的浓度，以在材料沟道层中呈现净压缩应变。
[0034]现在转向图3，其显示依据这里的实施例的基本衬底的程序化剖视图。可形成硅衬底层310 (块体硅层)作为基础层。可在硅衬底层310上形成应变松弛缓冲(SRB)层320。在一个实施例中，通过控制硅锗层中的硅及锗浓度可实现硅层的应变。通过调整锗浓度可控制该硅锗层的晶格常数。应变松弛缓冲层320的晶格常数可高于硅衬底层310的晶格常数。
[0035]在一些实施例中，应变松弛缓冲层320的厚度可介于约0.1微米至5微米之间。应变松弛缓冲层320中的硅锗材料的浓度可表示为Si(1 x)Gew。例如，应变松弛缓冲层320可具有310。.抑。.5的硅锗浓度，其中X = 0.5。如果X = 0，则浓度为纯硅。如果X = 1，则浓度为纯锗。如果X = 0.5，则硅和锗的浓度相同。X的值可为从O至I的任意数。尽管这里所提供的许多例子说明下述多量子阱层360形成于应变松弛缓冲层上，但在一些例子中，多量子阱层360可形成于块体硅层上，其中X等于O。
[0036]在应变松弛缓冲层320上可形成包括多个量子阱的层(也就是多量子阱层360)。该些量子阱由压缩及拉伸层的交错薄层形成。在一些实施例中，该多量子阱层的厚度可为约60埃至约600埃。多量子阱层360可包括多个硅优势层340以及多个锗优势层350。在一些实施例中，硅优势层340及锗优势层350的厚度可分别为约5埃至100埃。
[0037]多量子阱层360可包括多个应变硅优势层340 (也就是拉伸应变沟道材料层)，其具有可表示为Siu #%)的硅及锗的浓度，其中“y”小于“X”。例如，应变硅优势层340中的硅锗材料的浓度可为51。.#6。.3，其中“/’等于0.3 (表示70%硅及30%锗浓度)。各应变硅优势层340经形成而具有双轴拉伸应变。应变硅优势层340中的电子迀移率高于硅衬底310的电子迀移率。应变硅优势层340的该双轴拉伸应变提供增强的电子迀移率，其有利于增加NMOS装置中的电流驱动。
[0038]应变硅优势层340与应变锗优势层350以相互交错的方式形成，如图3及4所示。应变锗优势层350 (也就是压缩应变沟道材料层)具有可表示为Si(1 z)Gew的硅及锗的浓度，其中“z”大于“X”。例如，应变沟道材料层130中的硅锗材料的浓度可为Sia3Gea7，其中“z”等于0.7(表示70%锗及30%硅浓度)。应变锗优势层350经形成而具有双轴压缩应变。沟道材料层350中的电洞迀移率高于硅衬底310的电洞迀移率。应变硅优势层350的该双轴压缩应变提供增强的电洞迀移率，其有利于增加PMOS装置中的电流驱动。
[0039]在应变松弛缓冲层320上可以交错方式沉积应变硅优势层340以及应变锗优势层350，直至多量子阱层360达到约60埃至约600埃的厚度为止。多量子阱层360中的交错层340及350以相反方式应变，其中，层340 (硅优势)拉伸应变，而层350 (锗优势)压缩应变。多量子阱层360内的此组交错层所提供的相反应变(拉伸及压缩)可改善多量子阱层360中的所有电荷载子的迀移率。也就是说，多量子阱层360中的相反应变整体改善多量子阱层360中的电子迀移率以及电洞迀移率，从而基本同时改善NMOS及PMOS的电流驱动。
[0040]多量子阱层360所提供的电子迀移率影响可形成于多量子阱层360上的NMOS晶体管的漏极饱和电流(ID—Sat—N)。多量子阱层360所提供的电洞迀移率影响可形成于多量子阱层360上的PMOS晶体管的漏极饱和电流(ID—Sat—P)。而且，通过选择应变硅优势层340中的硅及锗的浓度(也就是通过选择X以及Siu #^的y值)可独立控制电子迀移率。类似地，通过选择应变锗优势层350中的硅及锗的浓度(也就是通过选择X以及Si (1 z)Ge(zj9z值)可独立控制电洞迀移率。因此，通过选择上述x、y及z的值，可独立控制形成于多量子阱层360上的NMOS及PMOS晶体管的ID—Sat—ID—Sat—P电流。
[0041]作为示例，X的值可选择为0.5，以提供厚度约150埃或更大的具有大体相同的硅及锗浓度的应变松弛层。另外，y的值可选择为0.2，以通过由Si(as)Ge(a2)定义的应变硅优势层340的浓度提供较强的ID—Sat—N。在此例子中，z的值可选择为0.8，以通过由Si0iaGe0l8)定义的应变锗优势层350的浓度提供较强的ID—Sat—P。
[0042]在一个实施例中，多量子阱层360的顶层可选择为应变硅优势层340，其可充当硅覆盖层。此硅覆盖层可提供NMOS装置的栅极堆栈的高质量接口。图3例示具有硅覆盖层的量子讲层360。
[0043]在一个替代实施例中，多量子阱层360的顶层可选择为应变锗优势层350，其可充当锗覆盖层。此锗覆盖层可提供PMOS装置的栅极堆栈的高质量接口。图4显示依据一个替代实施例的基础结构的程序化剖视图，其例示具有锗覆盖层的量子阱层360。
[0044]另外，图3及4的多量子阱层360的总厚度的形成方式避免与应变松弛缓冲层320中所提供的应变松弛类似的应变松弛。因此，在一些实施例中，图3及4的多量子阱层360的总厚度经形成而具有小于约600埃的厚度。
[0045]现在转向图5至10，其显示依据这里的实施例在量子阱层360上示例形成装置的程序化剖视图。图5显示在硅衬底310上方形成的应变松弛缓冲层320。在应变松弛缓冲层320上，加工后的多量子阱层360包括多个应变硅优势层340以及应变锗优势层350。使用硬掩膜520保留数个成形的加工后的多量子阱层360，其可作为finFET装置的一部分。图5的视图可例示finFET光刻制程以及finFET蚀刻制程的结果。
[0046]随后，如图6所示，通过执行浅沟槽氧化物隔离沉积制程可向该FinFET结构添加浅沟槽隔离(shallow trench isolat1n ；STI)氧化物层610。在该STI氧化物沉积制程以后，可执行一个或多个蚀刻制程(例如鳍片显示蚀刻(reveal etch)制程以及硬掩膜(hardmask ;HM)蚀刻制程)，如图7所示。通过这些蚀刻制程可移除多余的STI氧化物以及硬掩膜(图8)。
[0047]请参照图9，通过执行接口氧化物形成制程以及高k沉积制程可形成界面层/高k层910。接着，可执行功函数金属沉积以沉积功函数金属层920，如图9所示。如图10所示，可执行钨栅极填充制程。此制程后可接着执行钨沉积制程、钨化学机械抛光(W-CMP)制程、栅极光刻制程以及栅极蚀刻制程。本领域的技术人员将了解，尽管这里例示高k金属-栅极(HK/MG)先栅极(gate-first)制程，但这里的实施例也可应用于后栅极(gate-last)制程。而且，可执行另外的制程步骤，例如源极/漏极(S/D)形成、硅化物制程、后端工艺(back-end-of-line ；BE0L)，以利用FinFET制程形成MOSFET装置。NMOS装置的源极漏极区可由η掺杂硅或低锗百分比硅锗材料形成。PMOS装置的源极漏极区可由P掺杂硅或高百分比硅锗材料形成。因此，通过使用相同的半导体基础结构，这里例示的量子阱层360可供形成N-FET和/或P-FET装置。
[0048]现在转向图11，其显示依据这里的实施例的一种用以制造包括量子阱层的基础结构的方法的流程图。可形成硅衬底(方块1110)。在该硅衬底上可形成应变松弛缓冲层(方块1120)。在一个实施例中，该应变松弛缓冲层可包括相同浓度的硅及锗，例如S1a5GeQ.5。该应变松弛缓冲层的厚度(例如0.1微米至5微米)也可影响应变松弛参数的特征。
[0049]可制造多个量子阱，以在该应变松弛缓冲层上形成量子阱层(方块1130)。所述量子阱的形成可包括确定将要形成于该应变松弛缓冲层上的拉伸及压缩层数(方块1132)。此确定可取决于将要在基础结构上形成的装置主要是NMOS装置、PMOS装置还是两者的混合。如果形成于基础结构上的装置主要是NMOS装置，则该量子阱层的覆盖层可为拉伸应变层(方块1134)。如果形成于基础结构上的装置主要是PMOS装置，则该量子阱层的覆盖层可为压缩应变层。可确定各该拉伸及压缩层的硅及锗的浓度(方块1136)。基于这些确定，可制造多个拉伸及压缩层，以在衬底上形成该量子阱层(方块1138)。在一个实施例中，量子阱层可具有约60埃至约600埃的厚度。在制造量子阱层以后，提供基础结构以形成NMOS和/或PMOS装置(方块1140)。接着，在该基础结构上可