半导体器件和使用对准层制造半导体器件的方法
【技术领域】
[0001]本发明涉及半导体器件和使用对准层来制造半导体器件的方法。
【背景技术】
[0002]诸如功率半导体二极管、IGFET (绝缘栅场效应晶体管)和IGBT (绝缘栅双极晶体管)之类的功率半导体器件通常是垂直器件，其在半导体管芯的正面处的第一表面与相对背面处的第二表面之间具有负载电流流动。从正面延伸到半导体管芯中的补偿结构在阻断模式下耗尽在半导体管芯中形成的漂移区。该补偿结构允许在没有对阻断能力的不利影响的情况下在漂移区中有较高掺杂剂浓度。
[0003]期望改善半导体器件的器件特性。
【发明内容】
[0004]用独立权利要求的主题来达到该目的。从属权利要求涉及其它实施例。
[0005]根据实施例，一种制造半导体器件的方法包括形成从处理表面延伸到半导体层中的第一沟槽。在处理表面上形成在第一沟槽的相对于处理表面的垂直投影中具有掩膜凹陷的对准层。掩膜凹陷的侧壁具有比第一沟槽的侧壁更小的相对于处理表面的倾角。掩膜凹陷填充有辅助材料。在第一沟槽之间的台面区段中形成用于栅极结构的栅极沟槽，其中，该辅助材料被用作蚀刻掩膜。
[0006]根据另一实施例，半导体器件包括从半导体部分的第一表面延伸到相邻场电极结构之间的台面区段的栅极结构。在第一表面上形成对准层，其中，该对准层在场电极结构的部分的相对于第一表面的垂直投影中包括掩膜凹陷。掩膜凹陷的侧壁具有比场电极结构的侧壁更小的相对于处理表面的倾角。栅极结构在相邻掩膜凹陷之间的间隙的垂直投影中。
[0007]本领域的技术人员在阅读以下详细描述和观看附图时将认识到附加特征和优点。
【附图说明】
[0008]附图被包括以提供本发明的进一步理解并结合在本说明书中且构成本说明书的部分。附图图示出本发明的实施例并连同本描述一起用于解释本发明的原理。将很容易认识到本发明的其它实施例和预期优点，因为通过参考以下详细描述它们变得更好理解。
[0009]图1A是在形成第一沟槽之后的用于图示出根据实施例的制造半导体器件的方法的半导体衬底的部分的示意性横截面视图。
[0010]图1B是形成在第一沟槽的垂直投影中具有掩蔽凹陷的对准层之后的图1A的半导体衬底部分的示意性横截面视图。
[0011]图1C是形成被自对准到第一沟槽的栅极沟槽之后的图1B的半导体衬底部分的示意性横截面视图。
[0012]图2是根据实施例的通过如图1A至IC中所示的制造方法获得的半导体器件的部分的示意性横截面视图。
[0013]图3A是在形成场电极结构之后的关于补偿结构的用于图示根据实施例的制造半导体器件的方法的半导体衬底的部分的示意性横截面视图。
[0014]图3B是形成源极和主体阱之后的图3A的半导体衬底部分的示意性横截面视图。
[0015]图3C是在晶体管单元区中的场电介质中形成凹处(recess)之后的图3B的半导体衬底部分的示意性横截面视图。
[0016]图3D是形成主体接触区之后的图3C的半导体衬底部分的示意性横截面视图。
[0017]图3E是在凹处中沉积导电材料以形成掩埋接点之后的图3D的半导体衬底部分的示意性横截面视图。
[0018]图3F是形成在掩埋接点的垂直投影中具有掩膜凹陷的对准层之后的图3E的半导体衬底部分的示意性横截面视图。
[0019]图3G是用辅助材料填充掩膜凹陷之后的图3F的半导体衬底部分的示意性横截面视图。
[0020]图3H是在掩膜凹陷之间的对准层中形成掩膜开口之后的图3G的半导体衬底部分的示意性横截面视图。
[0021]图31是在掩膜开口的垂直投影中形成栅极沟槽之后的图3H的半导体衬底部分的示意性横截面视图。
[0022]图3J是在栅极沟槽中形成栅极结构之后的图31的半导体衬底部分的示意性横截面视图。
[0023]图3K是形成用于场电极接点的蚀刻掩膜之后的图3J的半导体衬底部分的示意性横截面视图。
[0024]图4A是包括通过图3A至3K中所示的方法获得的场电极结构的半导体器件的部分的示意性横截面视图。
[0025]图4B是与条状栅极和场电极有关的根据实施例的沿着线1-1的图4A的半导体器件的示意性水平横截面视图。
[0026]图4C是与条状栅极电极和布置成行的针状场电极有关的根据实施例的沿着线1-1的图4A的半导体器件的示意性水平横截面视图。
[0027]图4D是与具有在网格的网孔中形成的针状场电极结构的网格状栅极结构有关的根据实施例的沿着线1-1的图4A的半导体器件的示意性水平横截面视图。
[0028]图4E是与自对准栅极接点有关的根据实施例的在与图4A的横截面平面平行的平面中的图4A的半导体器件的过渡区的部分的示意性垂直横截面视图。
[0029]图5是根据另一实施例的用于制造半导体器件的方法的简化流程图。
【具体实施方式】
[0030]在以下详细描述中，对附图进行参考，附图形成详细描述的部分，并且在附图中以图示的方式示出了其中可实施本发明的特定实施例。应理解的是在不脱离本发明的范围的情况下，可利用其他实施例，并且可进行结构或逻辑改变。例如，可在其它实施例上或与其它实施例相结合地使用针对一个实施例示出或描述的特征以又提供另一实施例。意图在于本发明包括此类修改和变更。使用特定语言来描述示例，这不应被理解为限制所附权利要求的范围。附图并未按比例且仅仅用于说明性目的。为了清楚起见，如果没有另外陈述，在不同的图中通过相应的附图标记来指定相同的元件。
[0031]术语“具有”、“包含”、“包括”等是开放式的，并且该术语指示所述结构、元件或特征的存在而不排出附加的元件或特征。冠词“一”、“一个”和“该”意图包括复数以及单数，除非上下文另外清楚地指明。
[0032]术语“电连接”描述了电连接元件之间的永久低欧姆连接，例如在有关元件之间的直接接触或经由金属和/或高掺杂的半导体的低欧姆连接。术语“电耦合”包括一个或多个适配用于信号传输的(一个或多个)中间元件可以提供在电耦合元件之间，例如可控制以在第一状态暂时提供低欧姆连接和在第二状态暂时提供高欧姆电去耦的元件。
[0033]附图通过紧挨着掺杂类型“η”或“p”指示或“ + ”图示相对的掺杂浓度。例如，“η ”指示比“η”掺杂区的掺杂浓度低的掺杂浓度，而“η+”掺杂区具有比“η”掺杂区更高的掺杂浓度。相同的相对掺杂浓度的掺杂区不一定具有相同的绝对掺杂浓度。例如，两个不同的“η”掺杂区可以具有相同或不同的绝对掺杂浓度。
[0034]图1A至IC图示出提供被自对准到先前形成的表面下结构的栅极结构的过程序列，其中，举例来说，表面下结构可以是补偿结构或补偿结构的部分。如在下文中使用的术语“自对准”指示栅极结构相对于该表面下结构的位置并未经受两个或更多个光刻掩膜之间的可能的不对准。替代地，栅极结构相对于表面下结构的位置由包括沉积和蚀刻过程的非光刻图案化过程限定。
[0035]图1A中所示的半导体衬底500a包括单晶半导体材料的半导体层10a或由其组成。举例来说，单晶半导体材料可以是娃(Si )、碳化娃(SiC)、锗(Ge )、娃锗晶体(SiGe )、氮化镓(GaN)或砷化镓(GaAs)或另一々…!^半导体。除半导体层10a之外，半导体衬底500a还可包括半导体和电介质层。根据实施例，半导体衬底500a是娃晶片，其中，半导体层10a可以是通过切割硅晶体而获得或者完全或部分地通过在单晶衬底上的外延生长而生长的硅盘。半导体层10a可包括为不同导电性类型或者为同一导电性类型但在平均掺杂浓度方面不同的两个或更多个子层。
[0036]半导体层10a在半导体衬底500a的正面处形成平面处理表面101a。处理表面1la的法线定义垂直方向。与垂直方向正交的方向是水平方向。
[0037]第一沟槽162从被处理表面1la跨越的平面延伸到半导体层10a中。相邻第一沟槽162之间的半导体层10a的部分形成台面区段170。第一沟槽162的宽度wR和相邻第一沟槽162之间的距离wM由施加的光刻过程限定。
[0038]第一沟槽162可以是蚀刻到半导体层10a中的沟槽。根据其它实施例，可通过使先前在半导体层10a中形成的表面下结构160a或表面下结构160a的部分凹进来形成第一沟槽162。表面下结构160a可以是例如接触结构之类的导电结构或者例如器件隔离之类的绝缘体结构。根据其它实施例，表面下结构160a是由不同材料的子结构(诸如第