形成多个NMOS和/或PMOS装置(方块 1150) ο
[0050]现在转向图12，其显示依据这里的实施例的一种用以制造包括顶部互连衬底的半导体装置封装件的系统的程序化图。图12的系统1200可包括半导体装置制程系统1210以及集成电路设计单元1240。半导体装置制程系统1210可基于一个或多个设计基础结构单元和/或装置制程单元1260制造集成电路装置。
[0051]半导体装置制程系统1210可包括各种制程站，例如蚀刻制程站、光刻制程站、化学机械抛光(CMP)制程站等。由制程系统1210执行的制程步骤的其中一个或多个可由制程控制器1220控制。制程控制器1220可为工作站计算机、台式计算机、笔记本电脑、平板计算机或任意其它类型的计算装置，其包括能够控制制程、接收制程回馈、接收测试结果数据、执行学习周期调整、执行制程调整等的一个或多个软件产品。
[0052]半导体装置制程系统1210可在媒体(例如硅晶圆)上生产集成电路。由装置制程系统1210生产集成电路可基于由集成电路设计单元1240提供的电路设计。制程系统1210可在传输机制1250(例如传送系统)上提供加工后的集成电路/装置1215。在一些实施例中，该传送系统可为能够传输半导体晶圆的先进洁净室传输系统。在一个实施例中，半导体装置制程系统1210可包括多个制程步骤，例如第一制程步骤、第二制程集等，如上所述。
[0053]在一些实施例中，“ 1215 ”所标记的物品可表示独立晶圆，而在其它实施例中，物品1215可表示一组半导体晶圆，例如半导体晶圆“组”(lot)。集成电路或装置1215可为晶体管、电容器、电阻器、存储单元、处理器和/或类似物。在一个实施例中，装置1215是晶体管，且介电层是该晶体管的栅极绝缘层。
[0054]基础结构单元1240可提供这里所述的包括量子阱层的基础结构的设计。在一个实施例中，基于定义基础结构的预定参数(例如衬底层的尺寸、有关应变松弛缓冲层的参数的大小、有关量子阱层的应变及压缩层的参数的大小等)，可自动创建包括该些参数的制造数据，并将其提供给制程控制器1220，以制造基础结构。有关基础结构的参数通过计算装置自动提供或者通过图形用户界面(graphical user interface ;CTI)由用户手动提供。
[0055]另外，可向装置制程单元1260提供基础结构信息以及与在基础结构上加工装置的参数相关的数据。装置制程单元1260可自动生成用以在基础结构上制造集成电路装置的数据。可向制程控制器1220提供此数据，以利用基础结构制造集成电路装置。
[0056]系统1220能够执行涉及各种技术的各种产品的分析及制造。例如，系统1200可接收CMOS技术、闪存技术、BiCMOS技术、功率装置、内存装置(例如DRAM装置)、NAND内存装置和/或各种其它半导体技术的装置制造的设计及生产数据。
[0057]系统1200能够制造及测试涉及各种技术的包括具有主动或非主动栅极的晶体管的各种产品。例如，系统1200可提供涉及CMOS技术、闪存技术、BiCMOS技术、功率装置、内存装置(例如DRAM装置)、NAND内存装置和/或各种其它半导体技术的产品的制造及测试。
[0058]上述方法可由储存于非暂时性计算机可读储存媒体中并由例如计算装置中的处理器执行的指令控制。这里所述的各操作(例如图11及12)可对应储存于非暂时性计算机内存或计算机可读储存媒体中的指令。在各种实施例中，该非暂时性计算机可读存储媒体包括磁盘或光盘储存装置、固态储存装置例如闪存，或其它非易失性内存装置。储存于该非暂时性计算机可读储存媒体上的计算机可读指令可为源代码、汇编语言代码、目标代码，或者由一个或多个处理器解释和/或可执行的其它指令格式。
[0059]由于本领域的技术人员借助这里的教导可以很容易地以不同但等同的方式修改并实施本发明，因此上面揭露的特定实施例仅为示例性质。例如，可以不同的顺序执行上述制程步骤。而且，本发明不限于这里所示架构或设计的细节，而是如下面的权利要求所述。因此，显然，可对上面揭露的特定实施例进行修改或变更，所有此类变更落入本发明的范围及精神内。因此，上面的权利要求规定本发明的保护范围。
【主权项】
1.一种提供半导体基础结构的方法，包括: 形成衬底； 在该衬底上形成应变松弛层； 在该应变松弛层上形成第一拉伸应变层；以及 在该第一拉伸应变层上形成第一压缩应变层。2.如权利要求1所述的方法，还包括: 在该第一压缩应变层上方形成第二拉伸应变层；以及 在该第二拉伸应变层上方形成第二压缩应变层。3.如权利要求1所述的方法，还包括: 确定要在该基础结构上形成NMOS装置还是PMOS ； 在该第二压缩应变层上方形成第三拉伸应变层，以响应确定要在该基础结构上形成NMOS装置。4.如权利要求1所述的方法，还包括在该半导体基础结构上形成NMOS装置及PMOS装置的至少其中之一。5.如权利要求1所述的方法，其中，在该衬底上形成应变松弛层包括形成包括第一浓度的硅及第二浓度的锗的层。6.如权利要求1所述的方法，其中，形成该第一拉伸应变层包括形成包括第一浓度的硅及第二浓度的锗的层，其中，该第一浓度大于该第二浓度。7.如权利要求6所述的方法，还包括调整该第一及第二浓度的至少其中之一，以调整该第一拉伸应变层的电子迀移率。8.如权利要求1所述的方法，其中，形成该第一压缩应变层包括包括第一浓度的硅及第二浓度的锗，其中，该第二浓度大于该第一浓度。9.如权利要求8所述的方法，还包括调整该第一及第二浓度的至少其中之一，以调整该第一压缩应变层的电洞迀移率。10.如权利要求1所述的方法，其中: 形成该应变松弛层包括形成具有约0.1微米至约5微米的厚度的该应变松弛层； 形成该第一拉伸应变层包括形成具有约60埃至约600埃的厚度的该第一拉伸应变层；以及 形成该第一压缩应变层包括形成具有约60埃至约600埃的厚度的该第一压缩应变层。11.如权利要求1所述的方法，其中，还包括下述至少其中之一: 在该基础结构上形成N沟道MOSFET ； 在该基础结构上形成N沟道finFET ； 在该基础结构上形成P沟道MOSFET ;或者 在该基础结构上形成P沟道finFET。12.—种半导体装置，包括: 硅衬底； 位于该硅衬底上的应变松弛层；以及 位于该应变松弛层上的量子阱层，其中，该量子阱层包括位于该应变松弛层上的拉伸应变层、以及位于该拉伸应变层上的压缩应变层；以及 其中，该半导体基础衬底能够为形成于该量子阱层上的NMOS装置及PMOS装置的至少其中之一提供增强的电流驱动。13.如权利要求12所述的半导体装置，其中，该量子阱层包括多个拉伸应变层以及多个压缩应变层，其中，该拉伸应变层与该压缩应变层交错形成。14.如权利要求12所述的半导体装置，其中，该NMOS装置是N沟道MOSFET或N沟道finFET的至少其中之一；以及其中，该PMOS装置是P沟道MOSFET或P沟道finFET的至少其中之一。15.如权利要求12所述的半导体装置，其中，位于该衬底上的该应变松弛层包括相同浓度的硅和锗。16.如权利要求12所述的半导体装置，其中，该拉伸应变层包括第一浓度的硅及第二浓度的锗，其中，该第一浓度大于该第二浓度。17.如权利要求12所述的半导体装置，其中，该压缩应变层包括第一浓度的硅及第二浓度的锗，其中，该第二浓度大于该第一浓度。18.—种系统，包括: 半导体装置制程系统，用以提供集成电路装置，其中，该集成电路装置包括: 硅衬底； 位于该硅衬底上的应变松弛层；以及 位于该应变松弛层上的量子阱层，其中，该量子阱层包括位于该应变松弛层上的拉伸应变层、以及位于该拉伸应变层上的压缩应变层；以及 其中，该半导体基础衬底能够为形成于该量子阱层上的NMOS装置及PMOS装置的至少其中之一提供增强的电流驱动；以及 制程控制器，与该半导体装置制程系统有效耦接，该制程控制器经配置以控制该半导体装置制程系统的操作。19.如权利要求18所述的系统，还包括基础结构单元，用以提供包括多个参数的数据来制造该集成电路装置。20.如权利要求18所述的系统，其中: 该量子阱层包括多个拉伸应变层以及多个压缩应变层，其中，该拉伸应变层与该压缩应变层交错形成；以及 该NMOS装置是N沟道MOSFET或N沟道finFET的至少其中之一；以及其中，该PMOS装置是P沟道MOSFET或P沟道finFET的至少其中之一。
【专利摘要】本发明涉及一种具有硅-锗量子阱的高迁移率PMOS及NMOS装置。其中这里所披露的至少一种方法、装置以及系统涉及半导体基础结构，用以接受NMOS装置及PMOS装置的至少其中之一。形成衬底。在该衬底上形成应变松弛层。在该应变松弛层上形成第一拉伸应变层。在该第一拉伸应变层上形成第一压缩应变层。
【IPC分类】H01L29/78, H01L21/336
【公开号】CN105529271
【申请号】CN201510685893
【发明人】D·K·纳亚克
【申请人】格罗方德半导体公司
【公开日】2016年4月27日
【申请日】2015年10月21日
【公告号】US20160111539