一种InGaAsP材料掩埋波导结构超辐射发光二极管芯片的制作方法
【专利摘要】本发明公开了一种InGaAsP材料掩埋波导结构超辐射发光二极管芯片的制作方法，包括：在掺硫的InP磷化铟衬底上采用MOCVD外延生长技术依次生长缓冲层、下限制层、多量子阱有源区、上限制层和P型欧姆接触层，构成一次外延片；对一次外延片进行刻蚀形成脊，在MOCVD反应室中采用高温及有大流量PH3磷烷气体保护条件下对一次外延片进行长时间的烘烤，再降到低温条件下继续采用MOCVD外延生长技术对脊的侧面进行掩埋生长；继续采用MOCVD外延生长技术生成高掺的覆盖层和接触层；通过光刻、刻蚀、溅射工艺、合金、划片解理制作成超辐射发光二极管芯片。本发明所提供的制作方法的优点在于：材料生长出的界面缺陷少，质量可靠，制成的器件可靠性高，高功率，宽光谱及高温工作表现。
【专利说明】
一种I nGaAsP材料掩埋波导结构超辐射发光二极管芯片的制 作方法
技术领域
[0001] 本发明涉及光电技术领域，尤其涉及一种InGaAsP材料掩埋波导结构超辐射发光 二极管芯片的制作方法。
【背景技术】
[0002] 超辐射发光二极管是一种自发将辐射光放大的器件，其发光机理是一种强激发状 态下定向的辐射现象，其光电特性介于激光器与发光二极管之间，兼具激光器的高输出功 率及发光二极管的宽光谱特性等优点，在光纤陀螺(F0G)，光学相干层析(0CT)成像技术以 及光纤通信等领域具有着广泛的应用。
[0003]而在超辐射发光管的波导结构设计上，通常采用脊型波导(RWG)结构，其优点是工 艺简单，可靠性好，但因为RWG结构是弱折射率波导，而在有源层侧向，既没有有效的光场限 制，在材料生长方向上较大的远场发散角使得光纤耦合功率损耗较大，出纤功率较低。同时 也没有注入电流的限制，因为泄漏电流无法控制，所以在阈值电流、远场特性以及可靠性等 方面都没有脊型掩埋波导结构好。
[0004] 然而，采用脊型掩埋结构，将光场模限制在掩埋发光区内，可以较好地进行对电流 进行限制，同时形成侧向的折射率导引的波导效果，制成的芯片具有更小的阈值电流、近圆 光斑、稳定的模式和更小的热阻，但是采用反应离子刻蚀技术及化学腐蚀方法湿法选择性 腐蚀技术对一次外延片进行刻蚀形成脊的过程中，会刻过四元材料有源区，由于外延材料 横向和纵向腐蚀速率的不同，且四元材料(InGaAsP)腐蚀速率相对二元材料（InP)更快;有 源区为四元材料区，随着腐蚀深度的增加，沿脊的侧面上会形成凹坑，因此造成脊的侧面出 现不平，在对脊进行掩埋生长时很容易形成空洞，即存在缺陷，给二次外延生长质量带来了 困难。
[0005] 因此，提高脊型掩埋二次外延生长质量，减少各种缺陷是提高芯片可靠性的最佳 途径，因此脊型掩埋生长的质量好坏最为关键。
【发明内容】
[0006] 为解决上述技术问题，本发明的主要目的在于提供一种InGaAsP材料掩埋波导结 构超辐射发光二极管芯片的制作方法。该方法可应用于改进光通讯、CATV系统、光电技术中 掩埋结构光发射器件芯片可靠性的外延生长技术方法。
[0007] 为实现上述目的，本发明提供一种InGaAsP材料掩埋波导结构超辐射发光二极管 芯片的制作方法，其特征在于，包括:步骤一，采用M0CVD外延生长技术，在掺硫的InP磷化铟 衬底上依次生长N型InP缓冲层、下波导层、多量子阱发光区、上波导层和第一 P型接触层，构 成一次外延片;步骤二，继续采用反应离子刻蚀技术及化学腐蚀方法湿法选择性腐蚀技术 对一次外延片进行刻蚀，蚀刻深度为1600~1800纳米，形成脊的形状;步骤三，在高温及有 大流量PH3磷烷气体保护条件下对一次外延片进行长时间的烘烤，再降到低温条件下通过 选择性生长技术在脊结构是依次生长I-InP包覆层，P-INP包覆层，N-INP包覆层，高掺的P-INP层以及高掺的P-InGaAsP层和重掺杂接触层P+InGaAs层;步骤四，继续采用MOCVD外延生 长技术生成高掺的覆盖层和接触层，完成整个外延片材料的全结构制作；以及步骤五，依次 采用光刻、刻蚀、溅射工艺形成P面电极，再磨片和溅射工艺形成N面电极，合金后划片解理， 并对所述芯片的出光端面镀增透膜形成1310nm超辐射发光二极管芯片，其中所述衬底为掺 S的铟化磷InP衬底;所述铟化磷InP的缓冲层的厚度为800纳米;所述下波导层为InGaAsP， 厚度为80纳米;所述覆盖层为P型INP覆盖层，厚度为180纳米;所述InGaAsP覆盖层为高掺组 份渐变的P型InGaAsP覆盖层，厚度为180纳米;所述接触层为高掺的P型InGaAs欧姆接触层， 厚度为350纳米。
[0008] 进一步地，在步骤三中，采用M0CVD外延生长技术，其中对脊进行掩埋生长过程中， 所述高温烘烤是在720度~730度温度下，所述大流量PH3磷烷气体保护其流量为300~350 毫升每分钟，经过长时间烘烤后再降至低温通过选择性生长技术在脊结构是依次生长I-InP 层，P-INP 层，N-INP 层。
[0009] 进一步地，在步骤三中，所述长时间烘烤时间为15~25分钟。
[0010] 进一步地，在步骤三中，低温生长I-InP包覆层，P-INP包覆层，N-INP包覆层是在 660~680度进行，其中所述I-InP包覆层为本征磷化铟INP层，厚度为200纳米;所述P型包覆 层为P型磷化铟INP层，厚度为500纳米;所述η型包覆层为η型INP层，厚度为750纳米。
[0011]与现有技术相比，本发明所提供的InGaAsP材料掩埋波导结构超辐射发光二极管 芯片的制作方法的有益效果在于:通过高温热处理适当地及过饱和的气体保护，同时增加 处理时间的叠加，使得半导体材料表面发生更有利的质量输运效应，采用本发明化优化后 的参数可以填平刻蚀形成的凹坑，使得在掩埋时脊梁侧壁界面较为光滑，缺陷少。此外，发 光二极管芯片的制造工艺过程重复性好且能保证精确控制，从而可靠好并且稳定性强。
【附图说明】
[0012]图1是本发明的1310nm InGaAsP材料超福射发光二极管一次外延结构示意图。
[0013] 图2是本发明的按常规条件掩埋生长结构示意图。
[0014] 图3是本发明的优化工艺参数后的掩埋生长完整结构示意图。
[0015]元件说明：
[0016] 图1:1.衬底、2.缓冲层、3.U-型层、4.多量子阱、41.量子阱、42.量子皇、5.U型层、 6.P型层；
[0017] 图 2:7·Ι-ΙηΡ 包覆层、8.P-INP 包覆层、9.N-INP 包覆层；
[0018]图3 :1.掺S的ΙΝΡ衬底、2. ΙΝΡ缓冲层、3. InGaAsP下限制层、4.多量子阱层、 5.1甙348?上限制层、6上型11^层、7.1-11^包覆层、8.?-1陬包覆层、9』-1陬包覆层、10.高 掺P型InP覆盖层、11.高掺的P-InGaAsP层及重掺P-InGaAs欧姆接触层、12.出光端、13.背光 端。
[0019] 本发明的实现、功能特点及优点将结合实施例，参照附图作进一步说明。
【具体实施方式】
[0020] 以下结合说明书附图对本发明的优选实施例进行说明，应当理解，此处所描述的 优选实施例仅用于说明和解释本发明，并不用于限定本发明，并且在不冲突的情况下，本发 明中的实施例及实施例中的特征可以相互组合。
[0021]图1是本发明的1310nm InGaAsP材料超辐射发光二极管一次外延结构示意图。如 图1所示，根据本发明实施例的InGaAsP材料掩埋波导结构超辐射发光二极管芯片的制作方 法包括以下步骤：
[0022]步骤一，采用M0CVD外延生长技术，在掺硫的InP磷化铟衬底上依次生长N型InP缓 冲层、下波导层、多量子阱发光区、上波导层和第一 P型接触层，构成一次外延片。在一个实 施例中，步骤一具体包括:先在M0CVD反应腔中将衬底1在740 °C进行烘烤，除去衬1底表面异 物。在690°C在衬底上依次生长0.8um的N型INP缓冲层(buffer)、下波导层、多量子阱发光 区、上波导层和第一 P型接触层，构成一次外延片。
[0023]步骤二，继续采用反应离子刻蚀技术及化学腐蚀方法湿法选择性腐蚀技术对一次 外延片进行刻蚀，蚀刻深度为1600~1800纳米，形成脊的形状。
[0024]步骤三，在高温及有大流量PH3磷烷气体保护条件下对一次外延片进行长时间的 烘烤，再降到低温条件下通过选择性生长技术在脊结构是依次生长Ι-InP包覆层，P-INP包 覆层，N-INP包覆层，高掺的P-INP层以及高掺的P-InGaAsP层和重掺杂接触层P+InGaAs层。 [0025]进一步地，在一个实施例中的步骤三中，采用M0CVD外延生长技术，其中对脊进行 掩埋生长过程中，所述高温烘烤是在720度~730度温度下，所述大流量PH3磷烷气体保护其 流量为300~350毫升每分钟，经过长时间烘烤后再降至低温通过选择性生长技术在脊结构 是依次生长Ι-InP层，P-INP层，N-INP层。
[0026]进一步地，在一个实施例中的步骤三中，所述长时间烘烤时间为15~25分钟。
[0027] 进一步地，在一个实施例中的步骤三中，低温生长Ι-InP包覆层，P-INP包覆层，N-INP包覆层是在660~680度进行，其中所述Ι-InP包覆层为本征磷化铟INP层，厚度为200纳 米;所述P型包覆层为P型磷化铟INP层，厚度为500纳米;所述η型包覆层为η型INP层，厚度为 750纳米。
[0028]请注意，对比图2和图3可明显看到进行本发明的优化工艺参数的效果，其中图2是 本发明的按常规条件掩埋生长结构示意图，而图3是本发明的优化工艺参数后的掩埋生长 完整结构不意图。
[0029]由图2可以看出：通过SEM(扫描电子显微镜）查侧壁状态，按常规条件进行掩埋生 长（即外延片清洗完毕后放置在M0CVD反应腔上升至设定温度后直接开始生长），脊的侧面 边界仍然凹凸不平，特别是在四元材料区域有凹坑存在，平侧壁没有完全被ΙΝΡ包覆层填 平。相对地，如图3所示，重新选用完整的一次外延片后进行脊的制作后，清洗干净氮气吹干 继续放置到M0CVD反应室中，在掩埋生长前，在720度~730度高温及有大流量ΡΗ3磷烷(300 ~350毫升/分钟)保护条件下对一次外延片进行15~25分钟的烘烤，再降到低温(660~680 度)条件下材料通过选择性生长技术依次生长Ι-InP包覆层、Ρ-ΙΝΡ包覆层、Ν-ΙΝΡ包覆层。通 过烘烤时间的不同进行多次实验对比，如图2、图3和下表1所示，在优化工艺参数后，扫描电 子显微镜(SEM)查看侧壁状态，脊梁侧壁界面较为光滑，缺陷少。
[0030]表1在735°C时及大流量磷烷气体保护下，侧壁状态与烘烤时间的比较
[0031]
[0032] 步骤四，继续采用M0CVD外延生长技术生成高掺的覆盖层(例如，高掺的P-INP层以 及高掺的P-InGaAsP层)和接触层(例如，重掺杂接触层P+InGaAs层），从而完成整个外延片 材料的全结构制作。
[0033] 步骤五，依次采用光刻、刻蚀、溅射工艺形成P面电极，再磨片和溅射工艺形成N面 电极，合金后划片解理，并对所述芯片的出光端面镀增透膜形成1310nm超辐射发光二极管 芯片。
[0034] 在上述InGaAsP材料掩埋波导结构超福射发光二极管芯片的制作方法中，所述衬 底为掺S的铟化磷InP衬底；所述铟化磷InP的缓冲层的厚度为800纳米;所述下波导层为 InGaAsP，厚度为80纳米;所述覆盖层为P型INP覆盖层，厚度为180纳米;所述InGaAsP覆盖层 为高掺组份渐变的P型InGaAsP覆盖层，厚度为180纳米;所述接触层为高掺的P型InGaAs欧 姆接触层，厚度为350纳米。
[0035] 有利地，本发明所提供的InGaAsP材料掩埋波导结构超辐射发光二极管芯片的制 作方法的有益效果在于:通过高温热处理适当地及过饱和的气体保护，同时增加处理时间 的叠加，使得半导体材料表面发生更有利的质量输运效应，采用本发明化优化后的参数可 以填平刻蚀形成的凹坑，使得在掩埋时脊梁侧壁界面较为光滑，缺陷少。此外，发光二极管 芯片的制造工艺过程重复性好且能保证精确控制，从而可靠好并且稳定性强。
[0036] 以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发 明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其它相关的技 术领域，均同理包括在本发明的专利保护范围内。
【主权项】
1. 一种InGaAsP材料掩埋波导结构超福射发光二极管芯片的制作方法，其特征在于，包 括： 步骤一，采用MOCVD外延生长技术，在掺硫的InP磷化铟衬底上依次生长N型InP缓冲层、 下波导层、多量子阱发光区、上波导层和第一 P型接触层，构成一次外延片； 步骤二，继续采用反应离子刻蚀技术及化学腐蚀方法湿法选择性腐蚀技术对一次外延 片进行刻蚀，蚀刻深度为1600~1800纳米，形成脊的形状； 步骤三，在高温及有大流量PH3磷烷气体保护条件下对一次外延片进行长时间的烘烤， 再降到低温条件下通过选择性生长技术在脊结构是依次生长I-InP包覆层，P-INP包覆层， N-INP包覆层，高掺的P-INP层以及高掺的P-InGaAsP层和重掺杂接触层P+InGaAs层； 步骤四，继续采用MOCVD外延生长技术生成高掺的覆盖层和接触层，完成整个外延片材 料的全结构制作；以及 步骤五，依次采用光刻、刻蚀、溅射工艺形成P面电极，再磨片和溅射工艺形成N面电极， 合金后划片解理，并对所述芯片的出光端面镀增透膜形成1310nm超辐射发光二极管芯片， 其中所述衬底为掺S的铟化磷InP衬底;所述铟化磷InP的缓冲层的厚度为800纳米;所 述下波导层为InGaAsP，厚度为80纳米;所述覆盖层为P型INP覆盖层，厚度为180纳米;所述 InGaAsP覆盖层为高掺组份渐变的P型InGaAsP覆盖层，厚度为180纳米;所述接触层为高掺 的P型InGaAs欧姆接触层，厚度为350纳米。2. 根据权利要求1所述的InGaAsP材料掩埋波导结构超辐射发光二极管芯片的制作方 法，其特征在于，在步骤三中，采用MOCVD外延生长技术，其中对脊进行掩埋生长过程中，所 述高温烘烤是在720度~730度温度下，所述大流量PH3磷烷气体保护其流量为300~350毫 升每分钟，经过长时间烘烤后再降至低温通过选择性生长技术在脊结构是依次生长I-InP 层，P-INP 层，N-INP 层。3. 根据权利要求2所述的InGaAsP材料掩埋波导结构超辐射发光二极管芯片的制作方 法，其特征在于，在步骤三中，所述长时间烘烤时间为15~25分钟。4. 根据权利要求2所述的InGaAsP材料掩埋波导结构超辐射发光二极管芯片的制作方 法，其特征在于，在步骤三中，低温生长I-InP包覆层，P-INP包覆层，N-INP包覆层是在660~ 680度进行，其中所述I-InP包覆层为本征磷化铟INP层，厚度为200纳米;所述P型包覆层为P 型磷化铟INP层，厚度为500纳米;所述η型包覆层为η型INP层，厚度为750纳米。
【文档编号】H01L33/00GK105895754SQ201610286233
【公开日】2016年8月24日
【申请日】2016年5月3日
【发明人】吴瑞华, 唐琦
【申请人】武汉光安伦光电技术有限公司