具有锥形波导结构的光电探测器的制造方法
【专利摘要】用于利用锥形波导结构来提供光到光电探测器的高效定向的技术和机制。在实施例中，半导体器件的锥形结构包括大致单晶硅。隐埋氧化物在锥形结构的单晶硅下方并且邻接锥形结构的单晶硅，并且多晶Si被设置在隐埋氧化物之下。在对半导体器件的操作期间，光在锥形结构中被重定向并且经由锗光电探测器的第一侧被接收。在另一个实施例中，定位在锗光电探测器的远侧上的一个或多个镜结构可以提供将光的一部分反射回锗光电探测器。
【专利说明】
具有锥形波导结构的光电探测器
技术领域
[0001]本发明的实施例总体上涉及光电路，并且更具体地，涉及具有锥形波导的光电探测器电路。
【背景技术】
[0002 ]锗光电探测器(PD)的速度通常受到其接触区域的电阻-电容(RC)特性以及由ro生成的载流子从本征Ge区迀移到η-掺杂或P-掺杂的接触区域的相关联的渡越时间的影响。尽管存在缩小ro以获得提高的速度的一般兴趣，但提供足够大的区域以用于在ro内的充分光吸收的需求抵消了这一兴趣。
[0003]Ge H)沿着行进光的方向的尺度——例如波导Ge H)的长度——通常与H)的p-1_n结的面积以及可用于捕获光的区域直接相关。如果该尺度过小，则PD响应率受到影响。因此，该PD尺度受最小要求值的限制，该最小要求值通常是波长相关的。此外，在与波导相关联的Ge H)的情况中，^)尺寸减小通常受到减小用于与Ge H)输入相耦合的Si波导尺度的附加需求的限制。对Si波导尺度的这样的缩放使得光的耦合更具挑战性并且可能增加波导的损耗。
[0004]至少出于这些原因，光电探测器缩放提出了提高光学通信的速度的挑战。连续世代的光技术在数据速率方面持续缩放，越来越期望提供高效和灵敏的光电探测的结构和制造技术。
【附图说明】
[0005]通过示例而非限制的方式，在附图的图中示出了本发明的各种实施例，并且，在附图中:
[0006]图1A-1M是每个示出了根据实施例的用于制造半导体器件的过程的相应阶段的要素的截面图。
[0007]图2是示出了根据实施例的用于制造半导体器件的方法的要素的流程图。
[0008]图3是示出了根据实施例的用于检测光信号的计算机系统的元件的功能框图。
[0009]图4是示出了根据实施例的用于检测光信号的移动设备的元件的功能框图。
【具体实施方式】
[0010]本文论述的实施例以不同方式提供了用于利用波导结构对光进行高效的定向以用于在光电探测器区域中吸收的技术和/或机制。根据实施例，利用由不同的相应的尺度的输入和输出表征的锥形波导结构，可以实现在光电探测器输入处的改进的光親合。半导体器件的锥形结构可以包括大致单晶的硅。尽管这样的硅在本文被称为“单晶”，但本领域普通技术人员将认识到，然而可能存在低水平的晶体缺陷一一例如，作为不完全的外延生长过程的产物。锥形结构的厚度可以沿半导体器件的长度而下降。可替代地或者除此之外，锥形结构的宽度可以沿半导体器件的长度而下降。
[0011]在实施例中，第一隐埋氧化物(BOX)可以位于这样的锥形结构的单晶硅(单晶-Si)下方并且邻接所述单晶硅。第一BOX还可以形成其中设置有额外的单晶硅的沟槽。Ge PD中的锗被设置在这样的沟槽上方，以接收利用锥形结构定向的光。例如，Ge H)可以至少延伸到在波导下方的第一BOX的顶部表面的深度，由此降低光在Ge H)下方被定向的可能性。
[0012]一个或多个镜结构可以被设置在与充当Ge H)的输入的侧面相对的Ge H)的侧面。一个或多个镜结构可以提供到Ge PD中的光的双程返回。一个或多个镜结构可以提供两种材料的不同的相应的折射率，以充当布拉格光栅反射器，布拉格光栅反射器例如包括交错布置的Si部和S12部的周期结构——例如，包括两个周期的S12的周期结构。在一些实施例中，多晶硅(多晶-Si)可以被设置在第一BOX下方——例如，其中第二BOX被设置在多晶-Si下方。这样的多晶-Si可以提供改进的应力响应特性一一例如与厚的氧化物沉积相比。
[0013]某些的实施例包括制造这样的半导体器件的过程。在实施例中，锥形结构的制造包括在绝缘体上硅(SOI)晶片上生长单晶-Si外延(EPI)。一个或多个凹槽可以被刻蚀或者以其他方式形成在这样的单晶-Si EPI中一一例如，其中，这样的凹槽提供镜结构、对准结构和/或类似结构的形成。在实施例中，设计的波导结构可以被刻蚀或者以其他方式形成在单晶-Si EPI中。这样设计的结构可以包括锥形结构，并且在一些实施例中，包括要位于GePD下方的沟槽Si。在形成这样设计的波导结构之后，可以执行氧化物沉积以形成第一 BOX。在一些实施例中，SOI晶片的一部分可以被研磨、分裂或者以其他方式被移除以使设计的波导结构暴露，以进行额外的沉积、掺杂和/或其他制造工艺。
[0014]图1A-1M示出了根据实施例的用于制造光电探测器件的过程的各种阶段的截面视图。由图1A-1M表示的过程示出了其中在SOI衬底上形成设计的Si结构的工艺的一个示例，其中，BOX结构邻接这样的Si结构以提供到Ge PD中的光的高效的定向。现在参照图1A，可以制备晶片102以用于利用各种添加和/或减除的制造工艺来形成波导和光电探测器结构。晶片102可以包括体硅的衬底，其包括、或者被注入、或者以其他方式被处理以包括阻挡层104。阻挡层104可以是SiGe层或者可以是H注入层，例如，这是为了利于在后续工艺中移除晶片102的一部分。在实施例中，阻挡层104是使用已知的绝缘体上硅(SOI)晶片制造工艺形成的。
[0015]在阶段100a，可以在晶片102的表面中形成一个或多个凹槽。通过示例而非限制的方式，可以在晶片102中刻蚀一个或多个凹槽(由示例性的凹槽108表示)以提供一个或多个光反射(或者“镜”)结构的后续形成。在实施例中，凹槽108到晶片102中的深度在要在凹槽108附近形成的Ge PD的厚度的量级上一一例如至少等于Ge PD的厚度。通过示例而非限制的方式，凹槽108可以具有这样的深度，其至少与最终要邻接凹槽108的波导结构的深度相同，尽管这样的深度可以根据特定于实现的细节而改变。然而，特定的实施例在该方面不受限制，还可以在晶片102中刻蚀或者以其他方式来形成凹槽106。凹槽106可以至少部分充当对准结构，例如，以辅助半导体器件的后续定位。
[0016]现在参照图1B，可以在晶片102上生长单晶Si外延110。单晶-Si EPIllO的生长可以根据常规外延生长技术进行调整，其并不限于特定的实施例。这样的常规生长技术的细节在本文中不做论述以避免使特定实施例的细节模糊。在单晶-Si EPI 110的生长之前，凹槽106、108中的一些或全部可以被填充有氧化物或其他合适的材料以充当生长掩膜。如在图1C的阶段10c中所示的，可以执行对单晶-Si EPI 110的干法刻蚀和/或其他这样的工艺，以选择性地形成使凹槽106、108中的一些或全部暴露的图案114、116。这样的处理还可以移除凹槽106、108中的一些或全部氧化物或其他掩膜材料，尽管特定实施例在该方面不受限制。
[0017]现在参照图1D，示出了阶段100d，其中，以各种方式从单晶-Si EPI 110形成出结构。这样的结构中的一些或全部可以通过选择性减除工艺来形成，其例如可以根据一种或多种常规光刻和刻蚀技术进行调整。例如，这样的结构可以包括从单晶-Si材料的表面128延伸的锥形结构120。在实施例中，锥形结构120可以通过执行台面刻蚀以及进一步应用灰度光刻/刻蚀来形成侧面122、124而从单晶-Si EPI 110形成。锥形结构120可以被配置为有利于半导体器件收集光并且将光定向到光电探测器区域中的操作。通过示例而非限制的方式，锥形结构可以延伸到表面128上方高达数十微米(例如60微米)的高度。可替代地或者除此之外，锥形结构120的侧面122、124可以具有85°和45°的相应角度，如从与表面128正交的线测量得到的。然而，这样的高度和角度值仅仅是示出了一个实施例，并且可以根据特定于实现的细节变化。
[0018]可替代地或除此之外，使表面128暴露的刻蚀工艺可以被选择性地掩蔽以形成在本文中被称为沟槽硅126的硅结构。如在本文中所论述的，沟槽硅126在实施例中可以驻留在其上设置有Ge H)中的一些或全部的凹槽结构内。在沟槽硅126与锥形结构120之间的单晶-Si材料——例如形成表面128的材料——可以充当将光从锥形结构定向到这样的Ge PD中的波导结构。沟槽硅126的提供可以有利于由Ge H)对光的改善的收集。
[0019]现在参照图1E，示出了阶段10e，其中，诸如S12等的氧化物材料130被溅射到或者以其他方式被沉积到包括沟槽Si 126、表面128和锥形结构120的单晶-Si结构上。氧化物材料130的形成可以包括对晶片表面进行氧化，形成初始氧化物种子层，以用于后续的氧化物沉积一一例如根据常规氧化技术。氧化物材料130之后可以充当半导体器件的隐埋氧化物(BOX)层的一部分。在一个实施例中，沟槽硅126上的氧化物材料130的沉积使得氧化物材料130形成沟槽结构。可替代地或除此之外，氧化物材料130可以填充凹槽108中的一些或全部，以不同地形成用于将光重定向回到半导体器件的Ge H)中的一个或多个镜结构。
[0020]现在参照图1F的阶段10f，多晶硅(多晶-Si)132可以被溅射或者以其他方式沉积到氧化物材料130上。多晶-Si 132可以提供氧化物材料130与半导体器件的其他结构之间的低应力界面。在一个实施例中，多晶-Si 132至少足够厚以在表面128之上延伸超过锥形结构120的高度。例如，多晶-Si 132可以是至少20um厚，尽管特定实施例在该方面不受限制。
[0021]额外的氧化物材料可以被设置到多晶-Si132上，以提供半导体器件的第二隐埋氧化物层。例如，如由图1G中的阶段10g所示，多晶-Si 132的部分可以被研磨、抛光或者以其他方式被平坦化——例如利用化学-机械抛光(CMP)——以提供诸如S12的氧化物材料134的水平表面。在实施例中，对多晶-Si 132的平坦化使氧化物材料130的一部分暴露，以用于与沉积的氧化物材料134相接触。
[0022]阶段10g的锥形结构120和隐埋氧化物结构的形成可以例如与现有的波导制造技术相对照。常规地，隐埋锥形结构通常通过如下方式获得:刻蚀通过SOI的绝缘层的深(例如，30um)腔，在这样的腔内沉积共形氧化物层，并且通过在其中沉积Si来填充腔。然而，在这些常规技术中，在所述腔中或腔的周围的各种表面和边缘上的这样的Si的生长是同时的，使得形成在腔中的多晶-Si。相比之下，特定实施例基于:利用单晶-Si来改进锥形结构的光特性的实现，和/或用于提供锥形结构的这样的单晶-Si的技术的实现。特定实施例的至少一个优点在于，相对低应力的多晶-Si 132避免了与常规半导体器件架构的厚的BOX结构一起出现的应力和开裂冋题。
[0023]在实施例中，状态10g的经处理的晶片可以被键合到准备用于额外工艺的加工晶片。现在参照图1H，这样的加工晶片可以包括硅衬底140和诸如S12等的氧化物材料144。加工晶片可以经由氧化物材料134被键合到阶段10g的经处理的晶片一一例如，其中，被设置在Si衬底140上的额外的氧化物材料142提供加工晶片到氧化物材料134的氧化物键合。
[0024]在键合之后，晶片102的Si衬底的部分148可以被移除，如在图1I的阶段10i中所示。部分148的移除可以例如利用研磨、背侧刻蚀移除(使用阻挡层104的SiGe作为刻蚀停止)、晶片分裂(使用H注入的阻挡层104以用于智能剥离处理)和/或其他这样的减除工艺来实现。在实施例中，通过部分148的移除而暴露的单晶-Si随后可以被抛光或者以其他方式被平坦化。图1I示出了在阶段10i处的光电探测结构和波导结构的截面侧视图和截面顶视图两者。为了进行参照，还示出了这样的结构的厚度、长度和宽度的相应的尺度。
[0025]在部分148的移除、以及对通过这样的移除而暴露的单晶-Si材料的任何制备之后，可以执彳丁沉积和惨杂工艺以形成Ge PD。例如，现在参照图1J，图案化的掩膜由不例性硬掩膜150表示一一可以在(反转的)单晶-Si材料的顶部表面上形成。硬掩膜150可以例如包括SiC、S1N、TiN、碳或现有技术中已知的各种其他有机或无机掩膜材料中的任何一个。
[0026]在实施例中，硬掩膜150包括形成延伸通过硬掩膜150的腔152的图案。尽管特定实施例在该方面不受限制，但腔152可以包括具有不同的相应总长度和/或不同的相应总宽度的部分。通过示例而非限制的方式，腔152的截面轮廓可以形成具有哑铃、沙漏或其他这样的形状，其定义瓣(lobe)部以及在这样的一些或所有这样的瓣部之间的至少一个比较窄的“颈”部。在图1J的顶视图中示出了一个这样的截面轮廓的示例。
[0027]单晶-Si的部分可以通过腔152被选择性地移除一一例如，通过在EPI反应器中的干法刻蚀、湿法刻蚀、原位刻蚀，等等一一以使沟槽硅126暴露。随后，锗可以被选择性生长到通过这样的刻蚀而被暴露的单晶-Si上。例如，在图1K中所示的阶段100k，锗的区域160形成在沟槽硅126上方的区域中。区域160可以至少延伸到利用氧化物材料130形成的第一BOX的深度。因此，区域160可以与其侧面50、60(以及，在实施例中，底侧面)中的每个上的Si相邻。在实施例中，Ge在整个区域160上可以是非平面化的(或者基本上是这样的)，因为这样的Ge未生长在任何氧化物壁上。区域160的Ge可以被初始过度生长并且随后被平坦化——例如通过CMP工艺。硬掩膜150可以随后被移除，如在状态10k处所示。
[0028]现在参照图1L，示出了阶段1001，其中，对区域160的不同部分的掺杂被选择性地执行，以创建Ge PD的各种相应的区域。在实施例中，这样的掺杂形成P-掺杂的Ge区域162和η-掺杂的Ge区域166，每个区域在本征Ge区域164的相应侧面上。在实施例中，一些或所有这样的掺杂可以是至少部分地由硬掩膜150掩蔽。可替代地，这样的掺杂可以在移除硬掩膜150之后利用不同的掩膜或一系列掩膜来进行。区域162、164、166可以提供用于作为光电二极管操作的PIN结，以响应于被从锥形结构120朝着区域164定向的光来生成电流。
[0029]现在参照图1M，示出了阶段10m，其中，沟槽170、172被刻蚀或者以其他方式被形成在单晶-Si材料中——例如，其中，沟槽170、172的相应部分沿着锥形结构120的相对侧面或者在锥形结构120的相对侧面上延伸。沟槽170、172可以延伸通过单晶-Si到下方的位于多晶-Si 132上的第一 BOX层。尽管特定实施例在该方面不受限制，将沟槽170、172分隔开的距离可以沿着半导体器件的长度减小一一例如，其中，在Ge H)处，沟槽170、172彼此的分隔等于区域164的宽度。可替代地或除此之外，其他波导沟槽一一由示例性沟槽174、176表示，可以被刻蚀或者以其他方式被形成在Ge H)的远侧60上。沟槽174、176可以包含初始从区域164逃逸而未被吸收的光。例如，该光可以由一个或多个镜结构(例如在凹槽108中形成的那些)朝着区域164反射回来。
[0030]图1M示出了阶段IOOm处的半导体器件的横向截面视图A_A、B-B、C-C、D-D和纵向截面视图E-E、F-F。在视图F-F’中，示出了箭头，以说明光是如何被收集的以及如何通过在表面128上的波导部从锥形结构120被朝着设置在沟槽硅126之上的Ge H)定向的。半导体器件的配置提供对这样的光的朝着Ge H)的有效收集和集中。在实施例中，将高度集中的光高效地收集和定向到Ge H)中是至少部分地利用锥形结构120以及其单晶Si来实现的。可替代地或者除此之外，这样的高效的光收集和定向可以利用一个或多个镜结构来实现一一例如形成在凹槽108中的那些结构——被定位以从Ge H)的远侧将未被吸收的光反射回来。可替代地或除此之外，这样的高效的光收集和定向可以利用对朝着Ge H)的输入的沟槽170、172之间的距离的收窄来实现。
[0031]图2图示了根据实施例的用于制造半导体器件的方法200的要素。方法200可以包括由图1A-1M不同地表示的工艺操作中的一些或全部。
[0032]在实施例中，方法200包括形成有利于光传播和/或重定向的单晶硅区域的操作。这样的操作可以包括，在210，在例如包括隐埋阻挡层的半导体材料的晶片上生长单晶硅外延。阻挡层可以包括被隐埋在体硅衬底中的SiGe。可替代地，阻挡层可以通过对这样的体硅的H离子注入工艺得到。单晶硅区域的形成还可以包括，在220，对单晶硅外延进行刻蚀以形成锥形结构。刻蚀还可以形成诸如沟槽硅126的结构等的结构，尽管特定的实施例在此方面不受限制。
[0033]在实施例中，方法200的额外工艺(未示出)包括在晶片中刻蚀出一个或多个凹槽——例如，在210处的单晶硅外延的生长之前。这样的一个或多个凹槽可以提供例如一个或多个镜结构的后续形成，以有利于将光反射回到光电探测器中。可替代地或者除此之外，一个或多个凹槽可以充当对准结构，以用于在后续组装、封装和/或类似操作期间对所得到的半导体器件进行定位。
[0034]在实施例中，方法200还包括，在230处，将氧化物材料设置在单晶硅区域上以形成与锥形结构相邻的第一氧化物区域。所述第一氧化物区域在对所得到的半导体器件的操作期间可以提供锥形结构中的光朝着光电探测器的重定向一一例如，经由邻接锥形结构的波导区域。方法200还可以包括，在240处，在第一氧化物区域上形成多晶硅区域。在240处的多晶硅的形成可以覆盖锥形结构，并且在一些实施例中，可以覆盖所有第一氧化物区域。
[0035]在240处形成多晶硅区域之后，方法200可以在250执行从晶片移除一部分以使单晶硅区域暴露。在实施例中，在240处被移除的部分包括隐埋阻挡层。通过示例而非限制的方式，在240处的对晶片的部分的移除可以包括在隐埋阻挡层处分裂晶片。方法200还可以包括，在260处，形成与单晶硅区域相邻的光电探测器。在实施例中，光电探测器沿着单晶硅区域的侧面至少延伸到与氧化物材料的界面的水平。光电探测器可以延伸到至少部分由氧化物材料形成的沟槽结构的顶部。例如，沟槽结构可以至少部分通过朝着多晶硅区域的第一氧化物区域的凹槽来形成，其中，光电探测器的底侧邻接设置在沟槽结构中的硅。
[0036]在一个实施例中，方法200还包括包含对单晶硅区域进行刻蚀以形成第一波导沟槽和第二波导沟槽的操作(未示出)。例如，这样的波导沟槽可以沿着锥形结构的相对侧面延伸。在实施例中，在光电二极管处的第一波导沟槽与第二波导沟槽之间的第一距离小于在锥形结构处的第一波导沟槽与第二波导沟槽之间的第二距离。
[0037]现在参照在阶段10k处或之前形成的结构来考虑根据方法200制造的半导体器件的特征。一些或所有这样的特征可以参照在半导体器件内的平面15被不同地表征。平面15可以包括单晶-Si材料与邻接的第一氧化物材料之间的界面20的至少一部分。例如，半导体器件的部分40可以包括设置在锥形结构120与光电二极管之间的波导部。在部分40中，与表面10平行地延伸的界面20的一部分可以形成波导部的底部。光电二极管的侧面50可以沿着这样的波导部的侧面延伸一一例如从表面10至少到平面15的深度。光电二极管还可以包括与侧面50相对的侧面60，其类似地沿着邻接的单晶-Si材料延伸。侧面60可以被定向以接收朝着光电二极管反射回的光。在实施例中，光电二极管的底侧被设置在沟槽娃126上。在半导体器件的部分30中，锥形结构120的至少一部分可以在平面15下方延伸(其中，在该上下文中，“下方”指代离开单晶-Si材料的表面10的方向)。在一个实施例中，被设置在部分30中的平面15与表面10之间的单晶-Si材料可以被认为是锥形结构120的部分。
[0038]图3是其中可以实现对光信号的处理的计算系统的实施例的框图。系统300表示根据本文描述的任何实施例的计算设备，并且可以是膝上型计算机、台式计算机、服务器、游戏或娱乐控制系统、扫描仪、复印机、打印机或其他电子设备。系统300可以包括处理器320，处理器320提供系统300的处理、操作管理以及指令的执行。处理器320可以包括任何类型的微处理器、中央处理单元(CHJ)、处理核心或向系统300提供处理的其他处理硬件。处理器320控制系统300的整体操作，并且可以是或者可以包括:一个或多个可编程通用或专用微处理器、数字信号处理器(DSP)、可编程控制器、专用集成电路(ASIC)、可编程逻辑器件(PLD)、或其类似、或者这样的设备的组合。
[0039]存储器子系统330表示系统330的主存储器，并且提供对要由处理器320执行的代码或者在执行例程时要使用的数据值的暂时存储。存储器子系统330可以包括一个或多个存储器设备，例如只读存储器(R0M)，闪速存储器、各种随机存取存储器(RAM)中的一个或多个、或其他存储器设备、或者这些设备的组合。除了别的之外，存储器子系统330存储并且托管操作系统(0S)336以提供用于系统300中的指令执行的软件平台。此外，其他指令338存储在存储器子系统330中并且从存储器子系统330执行，以提供系统300的逻辑和处理。OS 336和指令338由处理器320执行。
[0040]存储器子系统330可以包括存储器设备332，其在存储器设备332中存储数据、指令、程序或其他项。在一个实施例中，存储器子系统包括存储器控制器334，其支持处理器320对存储器设备332的访问。处理器320和存储器子系统330耦合到总线/总线系统310。总线310是表示由适当的桥、适配器、和/或控制器连接的任何一个或多个单独的物理总线、通信线/接口、和/或点到点连接。因此，总线310可以包括例如系统总线、外围部件互连(PCI)总线、超级传输或工业标准架构(ISA)总线、小型计算机系统接口(SCSI)总线、通用串行总线(USB)、或者电气和电子工程师协会(IEEE)标准1394总线(通常被称为“火线”)中的一个或多个。总线310的总线还可以与网络接口 350中的接口相对应。
[0041 ]系统300还可以包括一个或多个输入/输出(I/O)接口 340、网络接口 350、一个或多个内部大容量存储设备360、以及耦合到总线310的外围接口370。1/0接口 340可以包括用户可以通过其来与系统300进行交互的一个或多个接口部件(例如，视频、音频和/或字母数字接口)。网络接口350向系统300提供通过一个或多个网络与远程设备(例如、服务器、其他计算设备)通信的能力。网络接口 350可以包括以太网适配器、无线互连部件、USB(通用串行总线)、或者基于其他有线或无线标准的或专用的接口。
[0042]存储设备360可以是或者可以包括用于以非易失性方式来存储大量数据的任何常规介质，例如一个或多个磁、固态或基于光的盘、或其组合。存储设备360以永久状态来保持代码或指令和数据362(即，即使系统300供电中断，值仍被保留)。存储设备360—般可以被认为是“存储器”，尽管存储器330是将指令提供给处理器320的执行的或操作的存储器。尽管存储设备360是非易失性的，但存储器330可以包括易失性存储器(S卩，如果对系统300的供电中断，则数据的值或状态是不确定的)。
[0043]外围接口370可以包括未在上文明确提及的任何硬件接口。外围设备一般指代从属地连接到系统300的设备。从属连接是这样的连接，其中，系统300提供了操作在其上执行的软件和/或硬件平台，并且用户与这样的平台交互。
[0044]图4是其中可以实现对光信号的处理的移动设备的实施例的框图。设备400表示移动计算设备，例如计算平板设备、移动电话或智能电话、支持无线的电子阅读器、或者其他移动设备。应当理解，总体上示出了部件中的某些，并且在设备400中未示出这样的设备的所有部件。
[0045]设备400可以包括执行设备400的主要处理操作的处理器410。处理器410可以包括一个或多个物理设备，例如微处理器、应用处理器、微控制器、可编程逻辑器件或其他处理装置。由处理器410执行的处理操作包括对应用和/或设备功能在其上执行的操作平台或操作系统的执行。处理操作包括:涉及与人类用户或者与其他设备的1/0(输入/输出)的操作、涉及电源管理的操作、和/或涉及将设备400连接到另一个设备的操作。处理操作还可以包括涉及音频I/O和/或显示器I/O的操作。
[0046]在一个实施例中，设备400包括音频子系统420，其表示与向计算设备提供音频功能相关联的硬件(例如，音频硬件和音频电路)和软件(例如，驱动器、编解码器)部件。音频功能可以包括扬声器和/或耳麦输出、以及麦克风输入。用于这样的功能的设备可以被集成到设备400中，或者被连接到设备400。在一个实施例中，用户通过提供由处理器410接收和处理的音频命令来与设备400进行交互。
[0047]显示子系统430表示提供视觉和/或触觉显示以供用户与计算设备进行交互的硬件(例如，显示设备)和软件(例如，驱动器)部件。显示子系统430可以包括显示接口 432，其可以包括用于向用户提供显示的特定屏幕或硬件设备。在一个实施例中，显示接口432包括与处理器410分离的逻辑，以执行涉及显示的至少一些处理。在一个实施例中，显示子系统430包括向用户提供输出和输入两者的触摸屏设备。
[0048]I/O控制器440表示涉及与用户的交互的硬件设备和软件部件。I/O控制器440可以操作用于管理作为音频子系统420和/或显示子系统430的一部分的硬件。此外，I/O控制器440图示了用于连接到设备400的额外设备的连接点，通过这些，用户可以与系统进行交互。 例如，可以被附接到设备400的设备可以包括麦克风设备、扬声器或立体声系统、视频系统或其他显示设备、键盘或小键盘设备、或者与诸如读卡器或其他设备等的特定应用一起使用的其他I/O设备。[〇〇49] 如上所述，I/O控制器440可以与音频子系统420和/或显示子系统430进行交互。例如，通过麦克风或其他音频设备的输入可以提供针对设备400的一个或多个应用或功能的输入或命令。此外，替代显示输出或者除了显示输出之外，可以提供音频输出。在另一个示例中，如果显示子系统包括触摸屏，则显示设备还充当输入设备，其可以至少部分地由I/O 控制器440来管理。在设备400上还可能存在额外的按钮或开关，以提供由I/O控制器440管理的I/O功能。
[0050] 在一个实施例中，I/O控制器440管理诸如加速度计、相机、光传感器或其他环境传感器、陀螺仪、全球定位系统(GPS)或可以包括在设备400中的其他硬件等的设备。输入可以是直接用户交互的一部分，以及向系统提供环境输入以影响其操作(例如针对噪声进行滤波、针对亮度检测来调整显示、针对相机应用闪光、或者其他特征)。[0051 ] 在一个实施例中，设备400包括电源管理450,其管理电池电源使用、电池的充电以及涉及省电操作的特征。存储器子系统460可以包括用于将信息存储在设备400中的(多个) 存储器设备462。存储器子系统460可以包括非易失性(如果对存储器设备的供电中断，状态不发生变化)和/或易失性(如果对存储器设备的供电中断，状态是不确定的)的存储器设备。存储器460可以存储应用数据、用户数据、音乐、照片、文档、或其他数据，以及涉及系统 400的应用和功能的执行的系统数据(长期的或是暂时的)。[〇〇52] 在一个实施例中，存储器子系统460包括存储器控制器464(其也可以被认为是对系统400的控制的一部分，并且可以潜在地被认为是处理器410的一部分)。存储器控制器 464可以经由命令/地址总线(未示出)与存储器462交换通信。在实施例中，存储器控制器 464发送命令以访问存储在(或者要被存储在)存储器462中的数据。[〇〇53]连接470可以包括使得设备400能够与外部设备进行通信的硬件设备(例如，无线和/或有线连接器和通信硬件)和软件部件(例如，驱动器、协议栈)。设备可以是单独的设备，例如其他计算设备、无线接入点或基站、以及诸如耳机、打印机或其他设备等的外围设备。[〇〇54]连接470可以包括多个不同类型的连接。总体上，设备400被示出为具有蜂窝连接 472和无线连接474。蜂窝连接472—般指代由无线载波提供的蜂窝网络连接，例如经由GSM (全球移动通信系统)或者其变形或派生、CDMA(码分多址)或者其变形或派生、TDM(时分多路复用)或者其变形或派生、LTE(长期演进一一也被称为“4G”)、或其他蜂窝服务标准所提供的。无线连接474指代非蜂窝的无线连接，并且可以包括个域网(例如蓝牙)、局域网(例如 WiFi)、和/或广域网(例如WiMax)、或者其他无线通信。无线通信指代通过使用调制的电磁辐射的通过非固态介质的数据传送。有线通信通过固态通信介质发生。
[0055]外围设备连接480包括硬件接口和连接器，以及软件部件(例如，驱动器、协议栈)， 以进行外围设备连接。应当理解，设备400既可以是到其他计算设备的外围设备(“到”482) 也具有连接到其的外围设备(“从”484)两者。出于诸如管理(例如，下载和/或上传、改变、同步)设备400上的内容的目的，设备400通常具有“对接”连接器以连接到其他计算设备。此夕卜，对接连接器可以允许设备400连接到允许设备400控制例如到视听或其他系统的内容输出的特定外围设备。[〇〇56]除了专用对接连接器或其他专用连接硬件之外，设备400可以经由常见的或基于标准的连接器来进行外围设备连接480。常见的类型可以包括:通用串行总线(USB)连接器 (其可以包括多个不同硬件接口中的任一个)，包括微显示端口(MDP)的显示端口、高清晰度多媒体接口(HDMI)，火线，或其他类型。[〇〇57]在一个实现中，制造半导体器件的方法包括:形成单晶硅区域，其包括在包括隐埋阻挡层的晶片上生长单晶硅外延；以及对单晶硅外延进行刻蚀以形成单晶硅区域的锥形结构。方法还包括在所述单晶硅区域上设置氧化物材料，以形成与锥形结构相邻的第一氧化物区域，以及在第一氧化物区域上形成多晶硅区域。方法还包括:在形成多晶硅区域之后， 从晶片移除一部分以使单晶硅区域暴露，该部分包括隐埋阻挡层；以及形成与单晶硅区域相邻的光电探测器。[〇〇58]在实施例中，至少部分地通过朝向多晶硅区域的第一氧化物区域的凹槽来形成沟槽结构，其中，所述光电探测器的底侧邻接设置在沟槽结构中的硅。在另一个实施例中，光电探测器延伸到沟槽结构的顶部。在另一个实施例中，形成单晶硅区域还包括在晶片中刻蚀一个或多个凹槽，其中，在单晶硅区域上设置氧化物材料还形成一个或多个镜结构，每个镜结构在一个或多个凹槽的相应的一个凹槽中。在另一个实施例中，方法还包括对单晶硅区域进行刻蚀，以形成第一波导沟槽以及第二波导沟槽。在另一个实施例中，在光电二极管处的第一波导沟槽与第二波导沟槽之间的第一距离小于在锥形结构处的第一波导沟槽与第二波导沟槽之间的第二距离。在另一个实施例中，移除晶片的部分包括在隐埋阻挡层处分裂晶片。
[0059]在另一个实现中，半导体器件包括:单晶硅区域，其包括用于接收光的锥形结构； 第一隐埋氧化物区域，其在第一隐埋氧化物区域的第一侧处与锥形结构相邻，第一隐埋氧化物区域将光朝着锥形结构的第一端重定向；多晶硅区域，其在与第一侧相对的第一隐埋氧化物区域的第二侧处与第一隐埋氧化物区域相邻；以及光电探测器，其与单晶硅区域相邻，光电探测器被耦合，以经由第一端接收光并基于光来生成电信号。
[0060]在实施例中，至少部分地通过朝向多晶硅区域的第一隐埋氧化物的凹槽来形成沟槽结构，其中，光电探测器的底侧邻接设置在沟槽结构中的硅。在另一个实施例中，光电探测器延伸到沟槽结构的顶部。在另一个实施例中，半导体器件还包括用于接收来自光电探测器的光的部分的一个或多个镜结构，一个或多个镜结构将光的部分朝着光电探测器反射回来。在另一个实施例中，单晶硅区域已经在其中形成了第一波导沟槽和第二波导沟槽，其中光被朝着第一波导沟槽与第二波导沟槽之间的光电探测器定向。在另一个实施例中，在光电二极管处的第一波导沟槽与第二波导沟槽之间的第一距离小于在锥形结构处的第一波导沟槽与第二波导沟槽之间的第二距离。在另一个实施例中，光电探测器包括锗光电二极管。在另一个实施例中，锗光电二极管包括:第一瓣部，其包括P-掺杂的锗;第二瓣部，其包括n-掺杂的锗；以及第一瓣部与第二瓣部之间的颈部，该颈部包括本征锗。
[0061]在另一个实施例中，系统包括半导体器件，该半导体器件包括:单晶硅区域，其包括用于接收光的锥形结构;第一隐埋氧化物区域，其在所述第一隐埋氧化物区域的第一侧处与所述锥形结构相邻，所述第一隐埋氧化物区域将所述光朝着所述锥形结构的第一端重定向；多晶硅区域，其在与所述第一侧相对的所述第一隐埋氧化物区域的第二侧处与所述第一隐埋氧化物区域相邻；以及光电探测器，其与所述单晶硅区域相邻，所述光电探测器被耦合，以经由所述第一端来接收所述光并且基于所述光来生成电信号。系统还包括:第一设备，其耦合到半导体器件的输入，第一设备生成光；以及第二设备，其电耦合到光电探测器， 第二设备接收和处理电信号。
[0062]在实施例中，至少部分地通过朝向多晶硅区域的第一隐埋氧化物的凹槽来形成沟槽结构，其中，光电探测器的底侧邻接设置在沟槽结构中的硅。在另一个实施例中，光电探测器延伸到沟槽结构的顶部。在另一个实施例中，半导体器件还包括用于接收来自光电探测器的光的部分的一个或多个镜结构，一个或多个镜结构将光的部分朝着光电探测器反射回来。在另一个实施例中，单晶硅区域已经在其中形成了第一波导沟槽和第二波导沟槽，其中光被朝着第一波导沟槽与第二波导沟槽之间的光电探测器定向。在另一个实施例中，在光电二极管处的第一波导沟槽与第二波导沟槽之间的第一距离小于在锥形结构处的第一波导沟槽与第二波导沟槽之间的第二距离。在另一个实施例中，光电探测器包括锗光电二极管。在另一个实施例中，锗光电二极管包括:第一瓣部，其包括P-掺杂的锗;第二瓣部，其包括n_掺杂的锗；以及第一瓣部与第二瓣部之间的颈部，该颈部包括本征锗。
[0063]本文描述了用于光电探测的技术或架构。在以上描述中，出于解释的目的，阐述了大量具体细节，以便提供对特定实施例的透彻理解。然而，对本领域技术人员而言显而易见的是，可以在没有这些具体细节的情况下实现某些实施例。在其他实例中，以框图形式示出了结构和设备以便于避免使描述模糊不清。[〇〇64]在说明书中对“一个实施例”或“一实施例”的引用表示结合实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在说明书中各种位置出现的词组“在一个实施例中”不一定都指代相同的实施例。
[0065]本文的【具体实施方式】的一些部分是按照表示对计算机存储器内的数据位的操作的算法和符号给出的。这些算法描述和表示是由计算领域的技术人员用来将其工作的实质最有效地传递给其他本领域技术人员的手段。在本文中，算法一般被考虑为产生预期结果的自洽的一系列步骤。步骤是那些要求对物理量进行物理操纵的步骤。通常，尽管是不必要的，这些量采用能够被存储、传送、组合、比较或以其他方式操纵的电或磁信号的形式。有时已经被证明为方便的是，原则上，出于公共使用的原因，将这些信号称为位、值、元素、符号、 字符、项、数字等。
[0066]然而，应当认识到，所有这些和相似的项是与适当的物理量相关联的，并且仅仅是被应用于这些量的方便的标记。除非另作特别陈述，如根据本文中的讨论显而易见的是，应当认识到，在整个说明书中，利用诸如“处理”或“计算”或“运算”或“确定”或“显示”等的术语的论述，指代计算机系统或类似电子计算设备的动作和过程，其将在计算机系统的寄存器和存储器内表示为物理(电子)量的数据操纵和变换为在计算机系统的存储器或寄存器或其他这样的信息存储、传送或显示设备内相似地表示为物理量的其他数据。
[0067]特定实施例还涉及用于执行本文中的操作的装置。该装置可以专门被构造用于所需的目的，或者其可以包括由存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。这样的计算机程序可以被存储在计算机可读存储介质中，例如，但不限于，包括软盘、光盘、CD-ROM、以及磁-光盘在内的任何种类的盘、只读存储器(ROM)、诸如动态RAM(DRAM)等的随机存取存储器(RAM)、EPROM、EEPROM、磁或光卡、或者适合于存储电子指令并且耦合到计算机系统总线的任何类型的介质。
[0068]本文给出的算法和显示不固有地涉及任何特定计算机或其他装置。各种通用系统可以与根据本文的教导的程序一起使用，或者可以证明方便的是，构造更为专用的装置来执行所要求的方法步骤。各种这些系统所要求的结构将根据本文的说明书而显而易见。另夕卜，特定实施例没有参照任何特定编程语言来描述。应当认识到，各种编程语言可以被用于实现本文所描述的这样的实施例的教导。
[0069]除了本文所描述的内容之外，可以对所公开的实施例以及其实现做出各种修改， 而不偏离其范围。因此，本文的说明和示例应当被解释为是示例性的，而非限制意义的。本发明的范围应当仅仅通过参照所附的权利要求来度量。
【主权项】
1.一种半导体器件，包括: 单晶硅区域，其包括用于接收光的锥形结构； 第一隐埋氧化物区域，其在所述第一隐埋氧化物区域的第一侧处与所述锥形结构相邻，所述第一隐埋氧化物区域将所述光朝着所述锥形结构的第一端重定向； 多晶硅区域，其在与所述第一侧相对的所述第一隐埋氧化物区域的第二侧处与所述第一隐埋氧化物区域相邻；以及 光电探测器，其与所述单晶硅区域相邻，所述光电探测器被耦合，以经由所述第一端来接收所述光并且基于所述光来生成电信号。2.根据权利要求1所述的半导体器件，其中，沟槽结构是至少部分地通过朝向所述多晶硅区域的所述第一隐埋氧化物的凹槽来形成的，其中，所述光电探测器的底侧邻接设置在所述沟槽结构中的硅。3.根据权利要求2所述的半导体器件，其中，所述光电探测器延伸到所述沟槽结构的顶部。4.根据权利要求1和2中的任一项所述的半导体器件，所述半导体器件还包括用于接收来自所述光电探测器的所述光的部分的一个或多个镜结构，所述一个或多个镜结构将所述光的所述部分朝着所述光电探测器反射回来。5.根据权利要求1、2和4中的任一项所述的半导体器件，所述单晶硅区域已经在其中形成了第一波导沟槽和第二波导沟槽，其中，所述光朝着所述第一波导沟槽与所述第二波导沟槽之间的所述光电探测器被定向。6.根据权利要求5所述的半导体器件，其中，在所述光电二极管处的所述第一波导沟槽与所述第二波导沟槽之间的第一距离小于在所述锥形结构处的所述第一波导沟槽与所述第二波导沟槽之间的第二距离。7.根据权利要求1、2、4和5中的任一项所述的半导体器件，其中，所述光电探测器包括锗光电二极管。8.根据权利要求7所述的半导体器件，其中，所述锗光电二极管包括: 第一瓣部，其包括P-掺杂的锗； 第二瓣部，其包括η-掺杂的锗；以及 所述第一瓣部与所述第二瓣部之间的颈部，所述颈部包括本征锗。9.一种制造半导体器件的方法，所述方法包括: 形成单晶硅区域，包括: 在包括隐埋阻挡层的晶片上生长单晶硅外延；以及 对所述单晶硅外延进行刻蚀以形成所述单晶硅区域的锥形结构； 在所述单晶硅区域上设置氧化物材料以形成与所述锥形结构相邻的第一氧化物区域； 在所述第一氧化物区域上形成多晶硅区域； 在形成所述多晶硅区域之后，从所述晶片移除部分以使所述单晶硅区域暴露，所述部分包括所述隐埋阻挡层；以及 形成与所述单晶硅区域相邻的光电探测器。10.根据权利要求9所述的方法，其中，沟槽结构是至少部分地通过朝向所述多晶硅区域的所述第一氧化物区域的凹槽来形成的，其中，所述光电探测器的底侧邻接设置在所述沟槽结构中的硅。11.根据权利要求10所述的方法，其中，所述光电探测器延伸到所述沟槽结构的顶部。12.根据权利要求9和10中的任一项所述的方法，其中，形成所述单晶硅区域还包括在所述晶片中刻蚀一个或多个凹槽，并且其中，在所述单晶硅区域上设置所述氧化物材料还形成一个或多个镜结构，每个所述镜结构在所述一个或多个凹槽的相应的一个凹槽中。13.根据权利要求9、10和12中的任一项所述的方法，还包括对所述单晶硅区域进行刻蚀以形成第一波导沟槽和第二波导沟槽。14.根据权利要求13所述的方法，其中，在所述光电二极管处的所述第一波导沟槽与所述第二波导沟槽之间的第一距离小于在所述锥形结构处的所述第一波导沟槽与所述第二波导沟槽之间的第二距离。15.根据权利要求9、10、12和13中的任一项所述的方法，其中，移除所述晶片的所述部分包括在所述隐埋阻挡层处分裂所述晶片。16.—种系统，包括: 半导体器件，包括: 单晶硅区域，其包括用于接收光的锥形结构； 第一隐埋氧化物区域，其在所述第一隐埋氧化物区域的第一侧处与所述锥形结构相邻，所述第一隐埋氧化物区域将所述光朝着所述锥形结构的第一端重定向； 多晶硅区域，其在与所述第一侧相对的所述第一隐埋氧化物区域的第二侧处与所述第一隐埋氧化物区域相邻；以及 光电探测器，其与所述单晶硅区域相邻，所述光电探测器被耦合，以经由所述第一端来接收所述光并且基于所述光来生成电信号；以及 第一设备，其耦合到所述半导体器件的输入，所述第一设备生成所述光；以及 第二设备，其电耦合到所述光电探测器，所述第二设备接收和处理所述电信号。17.根据权利要求16所述的系统，其中，沟槽结构是至少部分地通过朝向所述多晶硅区域的所述第一隐埋氧化物的凹槽来形成的，其中，所述光电探测器的底侧邻接设置在所述沟槽结构中的硅。18.根据权利要求17所述的系统，其中，所述光电探测器延伸到所述沟槽结构的顶部。19.根据权利要求16和17中的任一项所述的系统，所述半导体器件还包括用于接收来自所述光电探测器的所述光的部分的一个或多个镜结构，所述一个或多个镜结构将所述光的所述部分朝着所述光电探测器反射回来。20.根据权利要求16、17和19中的任一项所述的系统，所述单晶硅区域已经在其中形成第一波导沟槽和第二波导沟槽，其中，所述光朝着所述第一波导沟槽与所述第二波导凹槽之间的所述光电探测器被定向。21.根据权利要求20所述的系统，其中，在所述光电二极管处的所述第一波导沟槽与所述第二波导沟槽之间的第一距离小于在所述锥形结构处的所述第一波导沟槽与所述第二波导沟槽之间的第二距离。22.根据权利要求16、17、19和20中的任一项所述的系统，其中，所述光电探测器包括锗光电二极管。23.根据权利要求22所述的系统，其中，所述锗光电二极管包括:第一瓣部，其包括P-掺杂的锗；第二瓣部，其包括η-掺杂的锗；以及所述第一瓣部与所述第二瓣部之间的颈部，所述颈部包括本征锗。
【文档编号】H01L31/12GK105981184SQ201380081086
【公开日】2016年9月28日
【申请日】2013年12月20日
【发明人】B·文森特, A·费沙利
【申请人】英特尔公司