一种系统级mems双载体芯片封装件的制作方法
【技术领域】
[0001]本实用新型属于半导体制造技术领域，涉及一种系统级MEMS双载体芯片封装件。
【背景技术】
[0002]传统的系统级封装(System in Package,简称SiP，以下同。)，即芯片级封装，大多数采用基板材料作为承载体。基板材料采用多层聚合材料制成，便于埋层和内部及表面布线，方便无源元件的帖装及与线路连接。但基板相对于引线框架来说，不仅材料成本高，厚度大，而且，需要投资价格高昂的贴片机，加上贴片元件本身体积大，不能满足小型化、多功能、高密度集成的SiP型(系统级)MEMS封装的需要。
【发明内容】
[0003]本实用新型的目的是提供一种系统级MEMS双载体芯片封装件，满足小型化、多功能、高密度集成的SiP型MEMS封装的需要。
[0004]为实现上述目的，本实用新型所采用的技术方案是:一种系统级MEMS双载体芯片封装件，包括并排设置的第一载体和第二载体，第一载体朝向第二载体的侧壁上以及第二载体朝向第一载体的侧壁上均间隔设置有凹坑和凸台，两个侧壁上凹坑和凸台均相对设置；两个载体的外侧壁上分别设有一根载体连筋，第一载体上并排设有MEMS芯片和陶瓷电容，MEMS芯片位于第一载体设有第三载体连筋的一端，第二载体上并排设有ASIC芯片和陶瓷电阻，陶瓷电阻上的一个焊盘与MEMS芯片上的一个焊盘相连，陶瓷电阻上的第二个焊盘与ASIC芯片上的一个焊盘相连，陶瓷电阻上的第三个焊盘与一个内引脚相连；陶瓷电容上的一个焊盘与ASIC芯片上的一个焊盘相连，陶瓷电容上的第二个焊盘接MEMS芯片上的一个焊盘，陶瓷电容上的第三个焊盘与一个内引脚相连；ASIC芯片上的其它焊盘和MEMS芯片上的其它焊盘分别与剩余的内引脚相连，一个内引脚只与一个焊盘相连，所有的键合线互不交叉；内引脚与外引脚相连接；除外引脚外的其余器件均封装于塑封体内。
[0005]本实用新型封装件以铜合金引线框架作为承载体材料，无源元件采用微细熔覆的厚膜电阻(超薄瓷片上的激光调阻)。根据需要定制陶瓷电阻和电容，激光划片后，可如同芯片一样通过粘片胶或胶膜片粘接在引线框架载体上，通过焊线实现互连，是一种较低成本的系统级封装，满足小型化、多功能、高密度集成的SiP型(系统级)MEMS封装的需要。
【附图说明】
[0006]图1是本实用新型MEMS双载体芯片封装件中平面封装的示意图。
[0007]图2是图1的剖面示意图。
[0008]图3是本实用新型MEMS双载体芯片封装件中第一种堆叠封装的示意图。
[0009]图4是图3的剖面示意图。
[0010]图5是本实用新型MEMS双载体芯片封装件中第二种堆叠封装的示意图。
[0011]图6是图5的剖面示意图。
[0012]图7是本实用新型生产方法中制造陶瓷电阻时，在陶瓷基片上印刷了电阻底部金属导体焊盘的示意图。
[0013]图8在图7所示陶瓷基片上印刷电阻膜层的示意图。
[0014]图9是对图8所示电阻膜层进行激光调阻产生激光调阻区的示意图。
[0015]图10是在图9所示激光调阻后的电阻膜层上印刷聚酰亚胺介质保护层的示意图。
[0016]图11是本实用新型生产方法中制造陶瓷电容时，在陶瓷基片上印刷电容底部金属导体焊盘的示意图。
[0017]图12是在图11所示电容底部金属导体焊盘上印刷下金属层的示意图。
[0018]图13是在图12所示下金属层上印刷玻璃介质层的示意图。
[0019]图14是激光熔覆图13所示玻璃介质层后印刷上金属层的示意图。
[0020]图15是在图14所示上金属层上涂覆聚酰亚胺保护层的示意图。
[0021]图16是在涂覆聚酰亚胺保护层的上金属层上印刷顶部金属导体焊盘的示意图。
[0022]图中:1.第一载体，2.第二载体，3.ASIC芯片，4.内引脚，5.陶瓷电阻，6.MEMS芯片，7.陶瓷电容，8.锁胶孔，9.凹坑，10.凸台，11.第一载体连筋，12.第二载体连筋，13.第三载体连筋，14.第四载体连筋，15.外引脚，16.塑封体，17.VGA放大器芯片，18.Flash芯片，19.陶瓷基片，20.电阻底部金属导体焊盘，21.电阻膜层，22.激光调阻区，23.聚酰亚胺保护层，24.电容底部金属导体焊盘，25.下金属层，26.玻璃介质层，27.上金属层，28.聚酰亚胺保护层，29.顶部金属导体焊盘。
【具体实施方式】
[0023]下面结合附图和【具体实施方式】对本实用新型进行详细说明。
[0024]传统的系统级封装(System in Package,简称SiP，以下同。)采用基板材料作为承载体，材料成本高，厚度大。需要投资价格高昂的贴片机，且贴片元件本身体积较大，不能满足小型化、多功能、高密度集成的SiP型(系统级)MEMS封装的需要。为了克服现有技术中存在的问题，本实用新型提供了一种系统级MEMS双载体芯片封装件，该双载体芯片封装件按芯片的粘贴形式分为平面封装和堆叠封装。
[0025]如图1和图2所示，本实用新型系统级MEMS双载体芯片封装件中的平面封装，包括并排设置的第一载体I和第二载体2，第一载体I朝向第二载体2的侧壁上间隔设置有凹坑9和凸台10，这些凹坑9和凸台10形成锯齿形状，第二载体2朝向第一载体I的侧壁上间隔设置有凹坑9和凸台10，这些凹坑9和凸台10形成锯齿形状，凹坑9的数量彡3，凸台10的数量彡4，第一载体I上的凹坑9和第二载体2上的凹坑9相对设置，第一载体I上的凸台10和第二载体2上的凸台10相对设置；第一载体I背离第二载体2的侧壁上设有第四载体连筋14，第二载体2背离第一载体I的侧壁上设有第二载体连筋12，第四载体连筋14和第二载体连筋12对称设置，第二载体连筋12的两侧分别设有两个内引脚4，第四载体连筋14的两侧分别设有两个内引脚4 ;第一载体I的第三个侧壁上设有第三载体连筋13，第三载体连筋13朝向第二载体2的一侧并排设有五个内引脚4，第三载体连筋13的另一侧设有一个内引脚4 ;第二载体2的第三个侧壁上设有第一载体连筋11，第一载体连筋11和第三载体连筋13位于180°方向上，第一载体连筋11朝向第一载体I的一侧并排设有五个内引脚4，第一载体连筋11的另一侧设有一个内引脚4 ;第一载体I上并排设有MEMS芯片6和陶瓷电容7，MEMS芯片6位于第一载体I设有第三载体连筋13的一端，第二载体2上并排设有ASIC芯片3和陶瓷厚膜电阻5，ASIC芯片3位于第二载体2设有第一载体连筋11的一端；第一载体连筋11与第二载体2的连接处、第二载体连筋12与第二载体2的连接处、第三载体连筋13与第一载体I的连接处以及第四载体连筋14与第一载体I的连接处均设有椭圆形的锁胶孔8 ;陶瓷电阻5上的一个焊盘通过键合线与MEMS芯片6上的一个焊盘相连，陶瓷电阻5上的第二个焊盘通过键合线与ASIC芯片3上的一个焊盘相连，陶瓷电阻5上的第三个焊盘通过键合线与和第三载体连筋13并排设置的一个内引脚4相连；陶瓷电容7上的一个焊盘通过键合线与ASIC芯片3上的一个焊盘相连，陶瓷电容7上的第二个焊盘通过键合线接MEMS芯片6上的一个焊盘，陶瓷电容7上的第三个焊盘通过键合线与和第一载体连筋11并排设置的一个内引脚4相连;ASIC芯片3上的其它焊盘和MEMS芯片6上的其它焊盘分别与剩余的内引脚4相连，且一个焊盘通过一根键合线与一个内引脚4相连，所有的键合线互不交叉；内引脚4与外引脚15相连接；第一载体I和第二载体2上封装有塑封体16，第一载体1、第二载体2、ASIC芯片3、陶瓷电阻5、MEMS芯片6、陶瓷电容7、所有的内引脚4、所有的载体连筋以及所有的键合线均封装与塑封体16内。
[0026]MEMS芯片6、ASIC芯片3、陶瓷电阻5、陶瓷电容7、所有的键合线、所有的内引脚4以及外引脚15构成了电路的电源和信号通道。
[0027]如图3和图4所示，本实用新型系统级MEMS双载体芯片封装件中的第一种堆叠封装，其结构与本实用新型系统级MEMS双载体芯片封装件中的平面封装的结构基本相同，两者之间的区别在于:该第一种堆叠封装中的第一载体I上没有第三载体连筋13，第二载体2上没有第一载体连筋11 ;VGA放大器芯片17粘贴于第一载体I上，VGA放大器芯片17上粘贴有MEMS芯片6，MEMS芯片6上的一个焊盘通过键合线与陶瓷电容7上的一个焊盘相连，陶瓷电容7上的第二个焊盘与一个内引脚4相连，陶瓷电容7上的第三个焊盘既与一个内引脚4相连，又