低压瞬态抑制二极管芯片的制作方法
【技术领域】
[0001]本实用新型涉及晶体二极管芯片，具体地，涉及一种低压瞬态抑制二极管芯片。
【背景技术】
[0002]目前半导体行业内生产低电压瞬态抑制二极管(TVS)芯片通常采用纸源两次扩散单个结的生产工艺。现有技术存在问题:生产瞬态抑制二极管芯片使用单个扩散结时，反向击穿时，台面的表面击穿电压低于体内击穿电压，造成表面击穿先于体内击穿，击穿电流集中分布在台面附近，台面由硅与玻璃层组成，之间应力较大，造成反向击穿漏电较大，所以行业内低压瞬态抑制二极管反向击穿电压小于1V的产品有反向漏电较大，一般为500?ΙΟΟΟμΑ，以及因为漏电变大造成结温升高，产品可靠性变差等问题。同时采用纸源扩散的结深不平坦，导致击穿电压不够稳定，抗浪涌能力差。
【实用新型内容】
[0003]针对现有技术中的缺陷，本实用新型的目的是提供一种低压瞬态抑制二极管芯片。
[0004]根据本实用新型提供的低压瞬态抑制二极管芯片，包括金属层、第一P+扩散区、第一 N+扩散区以及P型芯片本体；
[0005]其中，金属层包括上金属层和下金属层;所述第一N+扩散区和所述P型芯片本体依次设置在所述上金属层和所述下金属层之间；
[0006]所述第一P+扩散区由所述P型芯片本体延伸至第一N+扩散区，且贯穿所述第一N+扩散区。
[0007]优选地，还包括P++扩散区；其中，所述P++扩散区设置在所述P型芯片本体和所述下金属层之间。
[0008]优选地，还包括玻璃沿；
[0009]其中，所述P型芯片本体和所述N+扩散区的外侧面均设置有玻璃沿。
[0010]优选地，还包括第二P+扩散区和第二N+扩散区；
[0011]其中，所述第二N+扩散区设置在所述P型芯片本体和所述下金属层之间；所述第二P+扩散区由所述P型芯片本体延伸至第二N+扩散区，且贯穿所述第二N+扩散区。
[0012]优选地，还包括第一N++扩散区和第二N++扩散区；
[0013]其中，所述第一N++扩散区设置在所述第一N+扩散区和上金属层之间；所述第一P+扩散区由所述P型芯片本体延伸至第一N++扩散区，且贯穿所述第一N+扩散区、所述第一N++扩散区；
[0014]所述第二N++扩散区设置在所述第二 N+扩散区和下金属层之间；所述第二 P+扩散区由所述P型芯片本体延伸至第二N++扩散区，且贯穿所述第二N+扩散区、所述第二N++扩散区。
[0015]优选地，还包括第一N扩散区和第二N扩散区；
[0016]其中，所述第一N扩散区设置在所述P型芯片本体和所述第一N+扩散区之间；所述第一P+扩散区由所述P型芯片本体延伸至第一N++扩散区，且贯穿第一N扩散区、所述第一N+扩散区、所述第一N++扩散区;所述第一N+扩散区设置在所述第一N扩散区、所述第一N++扩散区的之间的边缘区域；
[0017]所述第二N扩散区设置在所述P型芯片本体和所述第二 N+扩散区之间；所述第二 P+扩散区由所述P型芯片本体延伸至第二N++扩散区，且贯穿第二N扩散区、所述第二N+扩散区、所述第二N++扩散区；所述第二N+扩散区设置在所述第二N扩散区、所述第二N++扩散区的之间的边缘区域。
[0018]与现有技术相比，本实用新型具有如下的有益效果:
[0019]1、本实用新型在击穿时，首先在芯片体中击穿，避免台面击穿，同时可以使电压均一致性较好；
[0020]2、本实用新型中二极管芯片反向电流分布均匀，避免因局部电流过大，造成局部过热而失效，提高可靠性，在降低反向漏电流的同时，保证了二极管的反向浪涌能力稳定性及可靠性，延长了二极管的寿命。
【附图说明】
[0021]通过阅读参照以下附图对非限制性实施例所作的详细描述，本实用新型的其它特征、目的和优点将会变得更明显:
[0022]图1为本实用新型的正面结构示意图；
[0023]图中:1-芯片;2-腐蚀台面;3-玻璃沿;4-P+扩散结;5_金属层；
[0024]图2为本实用新型的一种结构不意图；
[0025]图中:1-芯片;3-玻璃沿;4-P+扩散结;5-金属层;6_N+扩散结;7_背面P++扩散结；
[0026]图3为本实用新型的另一种结构不意图；
[0027]图中:1-芯片;3-玻璃沿;4-P+扩散结;5-金属层;6_N+扩散结。
【具体实施方式】
[0028]下面结合具体实施例对本实用新型进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本实用新型，但不以任何形式限制本实用新型。应当指出的是，对本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进。这些都属于本实用新型的保护范围。
[0029]在本实施例中，本实用新型提供的低压瞬态抑制二极管芯片，包括金属层5、第一P+扩散区4、第一 N+扩散区6以及P型芯片本体I;
[0030]其中，金属层5包括上金属层和下金属层;所述第一N+扩散区6和所述P型芯片本体I依次设置在所述上金属层和所述下金属层之间；
[0031]所述第一P+扩散区4由所述P型芯片本体I延伸至第一 N+扩散区6，且贯穿所述第一 N+扩散区6。
[0032]本实用新型提供的低压瞬态抑制二极管芯片，还包括P++扩散区7;其中，所述P++扩散区7设置在所述P型芯片本体I和所述下金属层之间。
[0033]本实用新型提供的低压瞬态抑制二极管芯片，还包括玻璃沿3;
[0034]其中，所述P型芯片本体I和所述N+扩散区6的外侧面均设置有玻璃沿3。
[0035]本实用新型提供的低压瞬态抑制二极管芯片，还包括第二P+扩散区和第二 N+扩散区；
[0036]其中，所述第二N+扩散区设置在所述P型芯片本体I和所述下金属层之间；所述第二P+扩散区由所述P型芯片本体I延伸至第二N+扩散区，且贯穿所述第二N+扩散区。
[0037]本实用新型提供的低压瞬态抑制二极管芯片，还包括第一N++扩散区和第二 N++扩散区；
[0038]其中，所述第一N++扩散区设置在所述第一N+扩散区6和上金属层之间；所述第一P+扩散区4由所述P型芯片本体I延伸至第一N++扩散区，且贯穿所述第一N+扩散区6、所述第一N++扩散区；
[0039]所述第二N++扩散区设置在所述第二 N+扩散区和下金属层之间；所述第二 P+扩散区由所述P型芯片本体I延伸至第二N++扩散区，且贯穿所述第二N+扩散区、所述第二N++扩散区。
[0040]本实用新型提供的低压瞬态抑制二极管芯片，还包括第一N扩散区和第二N扩散区；
[0041]其中，所述第一N扩散区设置在所述P型芯片本体I和所述第一N+扩散区6之间；所述第一P+扩散区4由所述P型芯片本体I延伸至第一N++扩散区，且贯穿第一N扩散区、所述第一N+扩散区6、所述第一N++扩散区;所述第一N+扩散区6设置在所述第一N扩散区、所述第一N++扩散区的之间的边缘区域；
[0042]所述第二N扩散区设置在所述P型芯片本体I和所述第二 N+扩散区之间；所述第二 P+扩散区由所述P型芯片本体I延伸至第二N++扩散区，且贯穿第二N扩散区、所述第二N+扩散区、所述第二 N++扩散区;所述第二 N+扩散区设置在所述第二 N扩散区、所述第二 N++扩散区的之间的边缘区域。
[0043]在本实施例中，本实用新型提供的低压瞬态抑制二极管芯片在击穿时，首先在芯片体中击穿，避免台面击穿，同时可以使电压均一致性较好；
[0044]本实用新型中二极管芯片反向电流分布均匀，避免因局部电流过大，造成局部过热而失效，提高可靠性，在降低反向漏电流的同时，保证了二极管的反向浪涌能力稳定性及可靠性，延长了二极管的寿命。
[0045]以上对本实用新型的具体实施例进行了描述。需要理解的是，本实用新型并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变形或修改，这并不影响本实用新型的实质内容。
【主权项】
1.一种低压瞬态抑制二极管芯片，其特征在于，包括金属层(5)、第一 P+扩散区(4)、第一N+扩散区(6)以及P型芯片本体(I); 其中，金属层(5)包括上金属层和下金属层;所述第一N+扩散区(6)和所述P型芯片本体(I)依次设置在所述上金属层和所述下金属层之间； 所述第一P+扩散区(4)由所述P型芯片本体(I)延伸至第一N+扩散区(6)，且贯穿所述第一N+扩散区(6)。2.根据权利要求1所述的低压瞬态抑制二极管芯片，其特征在于，还包括P++扩散区(7);其中，所述P++扩散区(7)设置在所述P型芯片本体(I)和所述下金属层之间。3.根据权利要求1所述的低压瞬态抑制二极管芯片，其特征在于，还包括玻璃沿(3); 其中，所述P型芯片本体(I)和所述N+扩散区(6)的外侧面均设置有玻璃沿(3)。4.根据权利要求1所述的低压瞬态抑制二极管芯片，其特征在于，还包括第二P+扩散区和第二N+扩散区； 其中，所述第二N+扩散区设置在所述P型芯片本体(I)和所述下金属层之间；所述第二P+扩散区由所述P型芯片本体(I)延伸至第二N+扩散区，且贯穿所述第二N+扩散区。5.根据权利要求4所述的低压瞬态抑制二极管芯片，其特征在于，还包括第一N++扩散区和第二N++扩散区； 其中，所述第一N++扩散区设置在所述第一N+扩散区(6)和上金属层之间；所述第一P+扩散区(4)由所述P型芯片本体(I)延伸至第一N++扩散区，且贯穿所述第一N+扩散区(6)、所述第一N++扩散区； 所述第二 N++扩散区设置在所述第二 N+扩散区和下金属层之间；所述第二 P+扩散区由所述P型芯片本体(I)延伸至第二N++扩散区，且贯穿所述第二N+扩散区、所述第二N++扩散区。6.根据权利要求5所述的低压瞬态抑制二极管芯片，其特征在于，还包括第一N扩散区和第二 N扩散区； 其中，所述第一N扩散区设置在所述P型芯片本体(I)和所述第一N+扩散区(6)之间;所述第一P+扩散区(4)由所述P型芯片本体(I)延伸至第一N++扩散区，且贯穿第一N扩散区、所述第一N+扩散区(6)、所述第一N++扩散区；所述第一N+扩散区(6)设置在所述第一N扩散区、所述第一 N++扩散区的之间的边缘区域； 所述第二 N扩散区设置在所述P型芯片本体(I)和所述第二 N+扩散区之间；所述第二 P+扩散区由所述P型芯片本体(I)延伸至第二N++扩散区，且贯穿第二N扩散区、所述第二N+扩散区、所述第二 N++扩散区;所述第二 N+扩散区设置在所述第二 N扩散区、所述第二 N++扩散区的之间的边缘区域。
【专利摘要】本实用新型提供了一种低压瞬态抑制二极管芯片，包括金属层、第一P+扩散区、第一N+扩散区以及P型芯片本体；其中，金属层包括上金属层和下金属层；所述第一N+扩散区和所述P型芯片本体依次设置在所述上金属层和所述下金属层之间；所述第一P+扩散区由所述P型芯片本体延伸至第一N+扩散区，且贯穿所述第一N+扩散区。本实用新型在击穿时，首先在芯片体中击穿，避免台面击穿，同时可以使电压均一致性较好。
【IPC分类】H01L29/06, H01L29/861
【公开号】CN205319165
【申请号】CN201620040934
【发明人】盛锋
【申请人】上海瞬雷电子科技有限公司
【公开日】2016年6月15日
【申请日】2016年1月15日