一种二极管及瞬态电压抑制器的制造方法
【专利摘要】本实用新型公开了一种二极管及瞬态电压抑制器，二极管包括芯片、上下钉头无氧铜导线、焊接层、非空腔塑封体组成，所述芯片台面周围设置有一次性涂覆电子纯聚酰亚胺胶层，所述涂覆电子纯聚酰亚胺胶层的芯片二次再涂覆有电子纯硅橡胶层；所述芯片位于上下钉头无氧铜导线之间，所述上下钉头无氧铜导线的上下钉头与芯片通过焊接层连接；所述上下钉头、焊接层、芯片模塑封装在塑封体内，所述芯片包括硅基片，其中，该硅基片包含有N型衬底和P型扩散层，N型衬底和P型扩散层之间形成PN结，所述硅基片的上表面上进一步设有沟道，沟道将硅基片上表面划分为位于芯片中间的凸台。所述瞬态电压抑制器包括上述的二极管。本实用新型可以提高切割速度。
【专利说明】
一种二极管及瞬态电压抑制器
技术领域
[0001 ]本实用新型涉及一种二极管及瞬态电压抑制器。
【背景技术】
[0002]瞬态电压抑制器与被保护的集成电路并联，在集成电路正常工作的时候，瞬态电压抑制器并不工作。只有在集成电路受到静电、浪涌等瞬态高压冲击时，瞬态电压抑制器才会瞬间启动，把瞬态高压降到较低的电压，从而保护了集成电路。
【实用新型内容】
[0003]本实用新型的目的是提供一种二极管及瞬态电压抑制器，其可以解决现有技术中的上述缺点。
[0004]本实用新型采用以下技术方案:
[0005]—种二极管，包括芯片、上下钉头无氧铜导线、焊接层、非空腔塑封体组成，所述芯片台面周围设置有一次性涂覆电子纯聚酰亚胺胶层，所述涂覆电子纯聚酰亚胺胶层的芯片二次再涂覆有电子纯硅橡胶层;所述芯片位于上下钉头无氧铜导线之间，所述上下钉头无氧铜导线的上下钉头与芯片通过焊接层连接;所述上下钉头、焊接层、芯片模塑封装在塑封体内，所述芯片包括硅基片，其中，该硅基片包含有N型衬底和P型扩散层，N型衬底和P型扩散层之间形成PN结，所述硅基片的上表面上进一步设有沟道，沟道将硅基片上表面划分为位于芯片中间的凸台，PN结暴露在沟道的侧壁上，沟道的底部和侧壁上均覆盖有钝化层。
[0006]所述电子纯聚酰亚胺胶层厚度l-2um;所述电子纯娃橡胶层厚度为0.5-0.7mm。
[0007]所述钝化层为CVD膜。
[0008]凸台的上表面和硅基片的下表面上均设有金属导电层。
[0009]—种瞬态电压抑制器，包括上述的二极管。
[0010]本实用新型的优点是:可以提高切割速度，又可以防止芯片短路，并有利于装配，提高了芯片的耐压性、可靠性及电性能。
【附图说明】
[0011]下面结合实施例和附图对本实用新型进行详细说明，其中:
[0012]图1是本实用新型的结构示意图。
[0013]图2是本实用新型的电源模块电路的电路图。
【具体实施方式】
[0014]下面结合附图进一步阐述本实用新型的【具体实施方式】:
[0015]如图1所示，包括硅基片I，其中，该硅基片包含有N型衬底2和P型扩散层3，N型扩散层2和P型扩散层3之间形成PN结4，所述硅基片I的上表面上进一步设有沟道5，沟道5将硅基片上表面划分为位于芯片中间的凸台6，PN结4暴露在沟道5的侧壁上，沟道5的底部和侧壁上均覆盖有钝化层8。所述钝化层8为CVD膜。凸台6的上表面和硅基片I的下表面上均设有金属导电层9。
[0016]上述双台阶二极管芯片的制造工艺如下:先选取N型硅基片I，在硅基片I上通过扩散形成P型扩散层3和平面PN结4;再通过光刻、腐蚀在硅基片I上表面形成沟道5和凸台6;在已形成凸台6的硅基片I上沉积钝化层8，对暴露于沟道5侧壁(即凸台6侧壁)上的平面PN结4进行包覆;通过腐蚀去除凸台6上表面的钝化层8;在凸台6的上表面以及硅基片I的下表面沉积金属导电层9。
[0017]本实用新型的芯片台面周围设置有一次性涂覆电子纯聚酰亚胺胶层，所述涂覆电子纯聚酰亚胺胶层的芯片二次再涂覆有电子纯硅橡胶层;所述芯片位于上下钉头无氧铜导线之间，所述上下钉头无氧铜导线的上下钉头与芯片通过焊接层连接;所述上下钉头、焊接层、芯片模塑封装在塑封体内。所述电子纯聚酰亚胺胶层厚度l-2um。所述电子纯硅橡胶层厚度为0.5-0.7mm。
[0018]本实用新型还公开了一种瞬态电压抑制器，包括上述的二极管，还包括一电源模块电路，其如图2所示，瞬态电压抑制器TVS连接驱动电路，驱动电路与抑制电路相连，驱动电路连接负载，实现高压抑制，保护用电电路。
[0019]以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
【主权项】
1.一种二极管，其特征在于，包括芯片、上下钉头无氧铜导线、焊接层、非空腔塑封体组成，所述芯片台面周围设置有一次性涂覆电子纯聚酰亚胺胶层，所述涂覆电子纯聚酰亚胺胶层的芯片二次再涂覆有电子纯硅橡胶层;所述芯片位于上下钉头无氧铜导线之间，所述上下钉头无氧铜导线的上下钉头与芯片通过焊接层连接;所述上下钉头、焊接层、芯片模塑封装在塑封体内，所述芯片包括硅基片，其中，该硅基片包含有N型衬底和P型扩散层，N型衬底和P型扩散层之间形成PN结，所述硅基片的上表面上进一步设有沟道，沟道将硅基片上表面划分为位于芯片中间的凸台，PN结暴露在沟道的侧壁上，沟道的底部和侧壁上均覆盖有钝化层。2.根据权利要求1所述的二极管，其特征在于，所述电子纯聚酰亚胺胶层厚度l_2um;所述电子纯娃橡胶层厚度为0.5-0.7_。3.根据权利要求1或2所述的二极管，其特征在于，所述钝化层为CVD膜。4.根据权利要求3所述的二极管，其特征在于，凸台的上表面和硅基片的下表面上均设有金属导电层。5.—种瞬态电压抑制器，其特征在于，包括如权利要求1至4中任意一项所述的二极管。
【文档编号】H01L29/861GK205488143SQ201521112581
【公开日】2016年8月17日
【申请日】2015年12月28日
【发明人】徐芳芳
【申请人】上海智晶半导体科技有限公司