专利名称：多路负载识别装置的制作方法
技术领域：
本实用新型涉及一种多路负载识别装置，属电子
背景技术：
传统的负载识别方法一般是通过人工检查各用电单元的用电器进行负载识别，这种方式不仅浪费大量的人力和时间，还易出现人为的漏检；近年来出现的负载识别装置，仍使用模拟电路，识别不准确。
发明内容
为解决用人工检查用电单元用电器来识别负载中出现的浪费大量人力和出现人为漏检以及用模拟电路识别不准确的问题，充分发挥现代电子和智能化微处理器的优势，设计出一种新型的多路负载识别装置；整个装置由含电流采样和电压过零点采样电路的分路采样控制板、含采样信号处理和过零点电判断电路的负载识别板、含负载控制电路的中位机板和一块含键盘设置电路或总线设置电路及显示电路的上位机板组成；分路采样控制板与负载识别板联接，向负载识别板输入电压、压流采样信号；键盘设置电路与上位机板联接，向上位机板输入负载识别最大值；上位机板与LCD显示器联接，向LCD显示器输入显示数据；上位机板经RS-485总线与中位机板联接，向中位机板输入负载识别最大值；中位机板与分路采样控制板联接，向分路采样控制板的控制电路输入继电器控制信号；中位机板与负载识别板联接，向负载识别板输入负载识别最大值，并由负载识别板向中位机板输入负载超值信息；每个用电单元对应一块分路采样控制板，16块分路采样控制板对应一块负载识别板和中位机板；1、分路采样控制板每个用电单元的电流采样和电压过零点采样电路主要由两片运算放大器LM358(IC11A、IC12A)、电流互感器L1、光电耦合器PC817(O1)及电阻R1-R8组成；其中电流互感器L1经电阻R2与运算放大器LM358(IC11A)的3脚连接，运算放大器LM358(IC11A)的1脚经R4与其2脚连接，由1脚输出用电单元1的电流采样信号接至负载识别板的接插件LK1的1脚、再接至负载识别板上的8位A/D转换芯片ADC0809(IC10)的模拟量输入引脚26；运算放大器LM 358(IC12A)的1脚经R7与光电耦合器PC817(O1)的输入端连接，其输出端输出电压采样信号至负载识别板的接插件LK1的20脚、再接至负载识别板的微处理器AT89C51(IC1)的15脚；控制电路由三极管BG1、电阻R9、电容C5、二极管D1和继电器JDQ组成；中位机板通过接插件LK4的1脚向控制电路发送继电器控制信号至与三极管BG1基极连接的R9上，继电器JDQ接在三极管BG1的集电极和电源+24V之间。
2、负载识别板采样信号处理和过零点电判断电路主要由微处理器AT89C51(IC1)、两片8位A/D转换芯片ADC0809(IC9、IC10)和两个三端集成稳压器750L05(IC5、IC6)、四重二输入或非门74HC02(IC7)、双重数据触发器74HC74(IC8)、八进制三状态数据锁存器74HC373(IC3)、电源控制及复位芯片MAX813L(IC2)和驱动芯片74HC245(IC4)组成；微处理器AT89C51(IC1)的(P0.0)39脚、(P0.1)38脚、(P0.2)37脚、(P0.3)36脚(P0.4)35脚、(P0.5)34脚、(P0.6)33脚、(P0.7)32脚分别和两片8位A/D转换芯片ADC0809(IC9、IC10)的17脚、14脚、15脚、8脚、18脚、19脚、20脚、21脚相连接，还和总线驱动芯片74HC245(IC4)的2脚、3脚、4脚、5脚、6脚、7脚、8脚、9脚及八进制三状态数据锁存器74HC373(IC3)的3脚、4脚、7脚、8脚、13脚、14脚、17脚、18脚相连接；八进制三状态数据锁存器74HC373(IC3)的2脚、5脚、6脚分别和两片8位A/D转换芯片ADC0809(IC9、IC10)的25脚、24脚、23脚相连接；微处理器AT89C51(IC1)的27脚、28脚分别和四重二输入或非门74HC02(IC7)的9脚、11脚及3脚、5脚相连接；四重二输入或非门74HC02(IC7)的10脚、1脚分别和8位A/D转换芯片ADC0809(IC10)的22脚、6脚及8位A/D转换芯片ADC0809(IC6)的22脚、6脚相连接；四重二输入或非门74HC02(IC7)的13脚、4脚分别和8位A/D转换芯片ADC0809(IC10)的9脚及8位A/D转换芯片ADC0809(IC6)的9脚相连接；微处理器AT89C51(IC1)的6脚、7脚、9脚、4脚分别和8位A/D转换芯片ADC0809(IC10)的7脚、8位A/D转换芯片ADC0809(IC9)的7脚、电源控制及复位芯片MAX813L(IC2)的7脚、6脚相连接；双重数据触发器74HC74(IC8)的2脚、5脚、12脚分别和自己的6脚、11脚、8脚相连接；微处理器AT89C51(IC1)的30脚和八进制三状态数据锁存器74HC373(IC3)的11脚及双重数据触发器74HC74(IC8)的3脚相连接；双重数据触发器74HC74(IC8)的9脚和两片8位A/D转换芯片ADC0809(IC9、IC10)的10脚相连接；8位A/D转换芯片ADC0809(IC10)的IN0至IN7脚和接插件LK1的1-8脚和23-30脚相连接，用来输入用电单元1至用电单元8的电流采样信号；8位A/D转换芯片ADC0809(IC9)的IN8至IN15脚和接插件LK1的9-16脚和31-38脚相连接，用来输入用电单元9至用电单元16的电流采样信号；微处理器AT89C51(IC1)的8脚和接插件LK1的19脚、41脚相连接，用来输入用电单元1至用电单元8的电压过零点采样信号；微处理器AT89C51(IC1)的15脚和接插件LK1的20脚、42脚相连接，用来输入用电单元9至用电单元16的电压过零点采样信号。
3、中位机板主要由AT89C51(IC13)(23)、74HC373(IC17)(24)、MAX813L(IC15)(25)、24C16(IC14)(26)、MAX487(IC16)(27)和两片74HC259(IC18、IC19)(28)(29)组成；AT89C51(IC13)(23)的P0口通过接插件LK5(30)与采样信号处理和过零点电判断电路的AT89C51(IC1)(13)的P0口相连接；AT89C51(IC13)(23)的12、13脚分别与AT89C51(IC1)(13)(23)的2、3脚相连接提供握手信号，74HC259(IC18、IC19)(28)(29)的4～7脚至9～12脚分别通过接插件LK4(12)的1～8脚和9～16脚分别接至分路采样控制板(1)的1至16用电单元的继电器控制输入端；RS-485总线收发器MAX487(IC16)(27)的6脚、7脚通过接插件LK4(12)的18脚、17脚及接插件LK6(31)与上位机板(4)的总线收发器MAX485(IC21)(32)的6脚、7脚相连接。
4、上位机板主要由AT89C51(IC20)、74HC08(IC22)、MAX485(IC21)、MAX813L(IC23)和3×5键盘、LCD显示器、接插件LK6、接插件LK7、接插件LK8组成；AT89C51(IC20)的P0口和P2.0、P2.1、P2.2通过接插件L K7与LCD显示器的并行数据输入端、读写控制端、使能端相连接；AT89C51(IC20)的P1口通过上拉电阻排RR4和接插件LK8与3×5键盘设置电路或总线设置电路相连接。
本实用新型的有益效果充分发挥了现代电子和智能化微处理器的优势，对负载识别的更准确，通过软件在线设置负载识别值可同时对多个用电单元进行实时负载的识别，尤其对纯阻性负载的识别和控制，可防止火灾的发生。
图1多路负载识别装置原理框图。
图2负载识别板电路图。
图3分路采样控制板电路图。
图4中位机板电路图。
图5上位机板电路图。
图中1分路采样控制板，2负载识别板，3中位机板，4上位机板，5运算放大器LM358(IC11A)，6运算放大器LM358(IC12A)，7电流互感器L1，8光电耦合器PC817(O1)，9控制三极管BG1，10继电器JDQ，11接插件LK1，12接插件LK4，13微处理器AT89C51(IC1)、148位A/D转换芯片ADC0809(IC9)，158位A/D转换芯片ADC0809(IC10)，16三端集成稳压器750L05(IC5)，17三端集成稳压器750L05(IC6)，18四重二输入或非门74HC02(IC7)，19双重数据触发器74HC74(IC8)，20八进制三状态数据锁存器74HC373(IC3)，21电源控制及复位芯片MAX813L(IC2)，22总线驱动芯片74HC245(IC4)，23AT89C51(IC13)，2474HC373(IC17)，25MAX813L(IC15)，2624C16(IC14)，27MAX487(IC16)，2874HC259(IC18)，2974HC259(IC19)，30接插件LK5，31接插件LK6，32RS-485总线收发器MAX485(IC21)，33微处理器AT89C51(IC20)，34三组或门74HC08(IC22)，35MAX813L(IC23)，363×5键盘，37LCD显示器，38接插件LK7，39上拉电阻排RR4，40接插件LK8，41接插件LK2。
具体实施方式
以下结合附图对本实用新型的组成及电路连接做进一步说明如图1所示多路负载识别装置由含电流采样和电压过零点采样电路的分路采样控制板(1)、含采样信号处理和过零点电判断电路的负载识别板(2)、含负载控制电路的中位机板(3)和一块含3×4键盘(36)设置电路或总线设置电路及LCD显示器(37)电路的上位机板(4)组成；分路采样控制板(1)与负载识别板(2)和中位机板(3)联接，上位机板(4)经RS-485总线与中位机板(3)联接，中位机板(3)与负载识别板(2)联接；1、含电流采样和电压过零点采样电路的分路采样控制板(1)(如图3所示)每个用电单元的电流采样和电压过零点采样电路的分路采样控制板(1)由两片运算放大器LM358(IC11A、IC12A)(5)(6)、电流互感器L1(7)、光电耦合器PC817(O1)(8)及电阻R1-R8和由控制三极管BG1(9)、继电器JDQ(10)构成的控制电路组成；电路中电流互感器L1(7)经电阻R2与运算放大器LM358(IC11A)(5)的3脚连接，运算放大器LM358(IC11A)(5)的1脚经R4与其2脚连接，由1脚输出用电单元1的电流采样信号至负载识别板(2)的接插件LK1(11)的1脚；运算放大器LM358(IC12A)(6)的1脚经R7与光电耦合器PC817(O1)(8)的输入端连接，其输出端输出电压采样信号至负载识别板的接插件LK1(11)的20脚；由负载控制电路中的接插件LK4(12)的1脚输出的继电器控制信号接至与控制三极管BG1(9)基极连接的R9上，继电器JDQ(10)接在三极管BG1(9)的集电极和电源+24V之间。
2、含采样信号处理和过零点电判断电路的负载识别板(2)(如图2所示)主要由微处理器AT89C51(IC1)(13)、两片8位A/D转换芯片ADC0809(IC9、IC10)(14)(15)和两个三端集成稳压器750L05(IC5、IC6)(16)(17)、四重二输入或非门74HC02(IC7)(18)、双重数据触发器74HC74(IC8)(19)、八进制三状态数据锁存器74HC373(IC3)(20)、电源控制及复位芯片MAX813L(IC2)(21)和总线驱动芯片74HC245(IC4)(22)组成；微处理器AT89C51(IC1)(13)的(P0.0)39脚、(P0.1)38脚、(P0.2)37脚、(P0.3)36脚(P0.4)35脚、(P0.5)34脚、(P0.6)33脚、(P0.7)32脚分别和两片8位A/D转换芯片ADC0809(IC9、IC10)(14)(15)的17脚、14脚、15脚、8脚、18脚、19脚、20脚、21脚相连接，还和总线驱动芯片74HC245(IC4)(22)的2脚、3脚、4脚、5脚、6脚、7脚、8脚、9脚及八进制三状态数据锁存器74HC373(IC3)(20)的3脚、4脚、7脚、8脚、13脚、14脚、17脚、18脚相连接；八进制三状态数据锁存器74HC373(IC3)(20)的2脚、5脚、6脚分别和两片8位A/D转换芯片ADC0809(IC9、IC10)(14)(15)的25脚、24脚、23脚相连接；微处理器AT89C51(IC1)(13)的27脚、28脚分别和四重二输入或非门74HC02(IC7)(18)的9脚、11脚及3脚、5脚相连接；四重二输入或非门74HC02(IC7)(18)的10脚、1脚分别和8位A/D转换芯片ADC0809(IC10)(15)的22脚、6脚及8位A/D转换芯片ADC0809(IC9)(14)的22脚、6脚相连接；四重二输入或非门74HC02(IC7)(18)的13脚、4脚分别和8位A/D转换芯片ADC0809(IC10)(15)的9脚及8位A/D转换芯片ADC0809(IC9)(14)的9脚相连接；微处理器AT89C51(IC1)(13)的6脚、7脚、9脚、4脚分别和8位A/D转换芯片ADC0809(IC10)(15)的7脚、8位A/D转换芯片ADC0809(IC9)(14)的7脚、电源控制及复位芯片MAX813L(IC2)(21)的7脚、6脚相连接；双重数据触发器74HC74(IC8)(19)的2脚、5脚、12脚分别和自己的6脚、11脚、8脚相连接；微处理器AT89C51(IC1)(13)的30脚和八进制三状态数据锁存器74HC373(IC3)(20)的11脚及双重数据触发器74HC74(IC8)(19)的3脚相连接；双重数据触发器74HC74(IC8)(19)的9脚和两片8位A/D转换芯片ADC0809(IC9、IC10)(14)(15)的10脚相连接；8位A/D转换芯片ADC0809(IC10)(15)的IN0至IN7脚和接插件LK1的1-8脚和23-30脚相连接，用来输入用电单元1至用电单元8的电流采样信号；8位A/D转换芯片ADC0809(IC9)(14)的IN8至IN15脚和接插件LK1(11)的9-16脚和31-38脚相连接，用来输入用电单元9至用电单元16的电流采样信号；微处理器AT89C51(IC1)(13)的8脚和接插件LK1(11)的19脚、41脚相连接，用来输入用电单元1至用电单元8的电压过零点采样信号；微处理器AT89C51(IC1)(13)的15脚和接插件LK1(11)的20脚、42脚相连接，用来输入用电单元9至用电单元16的电压过零点采样信号。
3、含负载控制电路的中位机板(3)(如图4所示)主要由AT89C51(IC13)(23)、74HC373(IC17)(24)、MAX813L(IC15)(25)、24C16(IC14)(26)、MAX487(IC16)(27)和两片74HC259(IC18、IC19)(28)(29)组成；AT89C51(IC13)(23)的P0口通过接插件LK5(30)与采样信号处理和过零点电判断电路的AT89C51(IC1)(13)的P0口相连接；AT89C51(IC13)(23)的12、13脚分别与AT89C51(IC1)(13)(23)的2、3脚相连接，74HC259(IC18、IC19)(28)(29)的4～7脚至9～12脚分别通过接插件LK4(12)的1～8脚和9～16脚分别接至分路采样控制板(1)的1至16用电单元的继电器控制输入端；RS-485总线收发器MAX487(IC16)(27)的6脚、7脚通过接插件LK4(12)的18脚、17脚及接插件LK6(31)与上位机板(4)的总线收发器MAX485(IC21)(32)的6脚、7脚相连接。
4、上位机板(4)(如图5所示)主要由微处理器AT89C51(IC20)(33)、74HC08(IC22)(34)、MAX485(IC21)(32)、MAX813L(IC23)(35)和3×5键盘(36)、LCD显示器(37)、接插件LK6(31)、接插件LK7(38)、接插件LK8(40)组成；微处理器AT89C51(IC20)(33)的P0口和P2.0、P2.1、P2.2通过接插件LK7(38)与LCD显示器(37)的并行数据输入端、读写控制端、使能端相连接；微处理器AT89C51(IC20)(33)的P1口通过上拉电阻排RR4(39)和接插件LK8(40)与3×5键盘(36)相连接。
工作过程1、设置负载识别最大值用户通过3×4键盘(36)经接插件LK8(40)的1-8脚、上拉电阻RR4(39)的5、4、3、2、6、7、8、9脚至上位机板(4)的微处理器AT89C51(IC20)(33)的8-1脚输入负载识别最大值，如60W，100W，200W，500W等，由上位机板(4)的微处理器AT89C51(IC20)(33)的10脚、11脚输出负载识别最大值至RS-485总线收发器MAX485(IC21)(32)的1脚、4脚输入，再由6脚、7脚输出经接插件LK6(31)的17脚、18脚输入到中位机板(3)的MAX487(IC16)(27)的7脚、6脚，再由MAX487(IC16)(27)的1脚、4脚输出至微处理器AT89C51(IC13)(23)的10脚、11脚而将负载识别最大值输入进去，再通过中位机板(3)向负载识别板(2)电路中微处理器AT89C51(IC1)(13)传送用户负载识别最大值。
2、负载识别过程系统工作时，负载识别板(2)的微处理器AT89C51(IC1)(13)首先通过对15脚的由分路采样控制板(1)经负载识别板(2)的接插件LK1(11)的20脚送过来的第一路用电单元电压模拟信号进行电压过零点采集(见图2)，当微处理器AT89C51(IC1)(13)采到第一个过零点时，微处理器AT89C51(IC1)(13)开始启动ADC0809(IC10)(15)对分路采样控制板(1)经接插件LK1(11)的1脚送过来的第一路用电单元的电流模拟信号进行模数转换，转换结束后，微处理器AT89C51(IC1)(13)读取ADC0809(IC10)(15)的转换结果并启动下一次的转换，完成后再读取数据，反复进行，在此过程中微处理器AT89C51(IC1)(13)不断采集电压过零点，当采到第二个过零点时微处理器停止采集对该路的电压过零点采集和读取ADC0809(IC10)(15)的转换结果；该路的数据采集结束后，微处理器AT89C51(IC1)(13)将读取的有序数列与相对应的经验数据表进行数值比较，如采集数列中前几个数据比经验数据表中的数值小，则微处理器判断该路负载中容性负载或感性负载未超过设置负载识别最大值，如采集数列中前几个数据比经验数据表中数据大，则微处理器判断该路负载中纯阻性负载超过设置负载识别最大值，判断结束后，系统按上述过程进行下一路负载识别。
3、负载控制过程当微处理器AT89C51(IC1)(13)判断某路负载中纯阻性负载超过设置负载识别最大值时，微处理器AT89C51(IC1)(13)通过接插件LK4的8位并口向中位机(3)的74HC259(IC18、IC19)(28)(29)传送该路负载超值信息，再由中位机(3)的微处理器AT89C51(IC13)(23)经接插件LK5(30)向分路采样控制板(1)发出继电器关断信号，如判断第6路用电单元超过设置负载识别最大值，则由74HC259(IC18)(28)的第10脚输出高电平信号驱动第6路继电器关断(见图1、图2、图4)即关断第6路用户电源。
权利要求1.一种多路负载识别装置，由含电流采样和电压过零点采样电路的分路采样控制板(1)、含采样信号处理和过零点电判断电路的负载识别板(2)、含负载控制电路的中位机板(3)、一块含3×5键盘(36)设定负载识别值的电路或经总线设定负载识别值的电路和含LCD显示器(37)电路的上位机板(4)组成，其特征在于分路采样控制板(1)与负载识别板(2)和中位机板(3)联接，上位机板(4)连接有可设定负载识别值的3×5键盘(36)设置电路或可设定负载识别值的总线设置电路，上位机板(4)经RS-485总线与中位机板(3)联接，中位机板(3)与负载识别板(2)联接。
2.如权利要求1所述的多路负载识别装置，其特征在于上位机板(4)由微处理器AT89C51(IC20)(33)、74HC08(IC22)(34)、MAX485(IC21)(32)、MAX813L(IC23)(35)和3×5键盘(36)、LCD显示器(37)、接插件LK6(31)、接插件LK7(38)、接插件LK8(40)组成；微处理器AT89C51(IC20)(33)的P0口和P2.0、P2.1、P2.2通过接插件LK7(38)与LCD显示器(37)的并行数据输入端、读写控制端、使能端相连接；微处理器AT89C51(IC20)(33)的P1口通过上拉电阻排RR4(39)和接插件LK8(40)与3×5键盘(36)设置电路或总线设置电路相连接。
3.如权利要求1所述的多路负载识别装置，其特征在于分路采样控制板(1)由两片运算放大器LM358(IC11A、IC12A)(5)(6)、电流互感器L1(7)、光电耦合器PC817(O1)(8)及电阻R1-R8和由控制三极管BG1(9)、继电器JDQ(10)构成的控制电路组成；电路中电流互感器L1(7)经电阻R2与运算放大器LM358(IC11A)(5)的3脚连接，由运算放大器LM358(IC11A)(5)的1脚输出用电单元1的电流采样信号接至负载识别板(2)的接插件LK1(11)的1脚后，再接至负载识别板上的可将电流采样信号进行模数转换的8位A/D转换芯片ADC0809(IC10)(15)的模拟量输入引脚26；运算放大器LM358(IC12A)(6)的1脚经R7与光电耦合器PC817(O1)(8)的输入端连接，其输出端V-OUT即光电耦合器输出的电压过零点采样信号经接至负载识别板(2)的接插件LK1(11)的20脚后，与负载识别板的微处理器AT89C51(IC1)(13)的15引脚相连接；含负载控制电路的中位机板(3)的接插件LK4(12)的1脚接至与分路采样控制板中的三极管BG1(9)基极连接的R9上，继电器JDQ(10)接在三极管BG1(9)和电源+24V之间。
4.如权利要求1所述的多路负载识别装置，其特征在于负载识别板(2)由微处理器AT89C51(IC1)(13)、两片8位A/D转换芯片ADC0809(IC9、IC10)(14)(15)和两个三端集成稳压器750L05(IC5、IC6)(16)(17)、四重二输入或非门74HC02(IC7)(18)、双重数据触发器74HC74(IC8)(19)、八进制三状态数据锁存器74HC373(IC3)(20)、电源控制及复位芯片MAX813L(IC2)(21)和总线驱动芯片74HC245(IC4)(22)组成；微处理器AT89C51(IC1)(13)的(P0.0)39脚、(P0.1)38脚、(P0.2)37脚、(P0.3)36脚、(P0.4)35脚、(P0.5)34脚、(P0.6)33脚、(P0.7)32脚分别和两片8位A/D转换芯片ADC0809(IC9、IC10)(14)(15)的17脚、14脚、15脚、8脚、18脚、19脚、20脚、21脚相连接，还和总线驱动芯片74HC245(IC4)(22)的2脚、3脚、4脚、5脚、6脚、7脚、8脚、9脚及八进制三状态数据锁存器74HC373(IC3)(20)的3脚、4脚、7脚、8脚、13脚、14脚、17脚、18脚相连接；八进制三状态数据锁存器74HC373(IC3)(20)的2脚、5脚、6脚分别和两片8位A/D转换芯片ADC0809(IC9、IC10)(14)(15)的25脚、24脚、23脚相连接；微处理器AT89C51(IC1)(13)的27脚、28脚分别和四重二输入或非门7 4HC02(IC7)(18)的9脚、11脚及3脚、5脚相连接；四重二输入或非门74HC02(IC7)(18)的10脚、1脚分别和8位A/D转换芯片ADC0809(IC10)(15)的22脚、6脚及8位A/D转换芯片ADC0809(IC9)(14)的22脚、6脚相连接；四重二输入或非门74HC02(IC7)(18)的13脚、4脚分别和8位A/D转换芯片ADC0809(IC10)(15)的9脚及8位A/D转换芯片ADC0809(IC9)(14)的9脚相连接；微处理器AT89C51(IC1)(13)的6脚、7脚、9脚、4脚分别和8位A/D转换芯片ADC0809(IC10)(15)的7脚、8位A/D转换芯片ADC0809(IC9)(14)的7脚、电源控制及复位芯片MAX813L(IC2)(21)的7脚、6脚相连接；双重数据触发器74HC74(IC8)(19)的2脚、5脚、12脚分别和自己的6脚、11脚、8脚相连接；微处理器AT89C51(IC1)(13)的30脚和八进制三状态数据锁存器74HC373(IC3)(20)的11脚及双重数据触发器74HC74(IC8)(19)的3脚相连接；双重数据触发器74HC74(IC8)(19)的9脚和两片8位A/D转换芯片ADC0809(IC9、IC10)(14)(15)的10脚相连接；8位A/D转换芯片ADC0809(IC10)(15)的IN0至IN7脚和接插件LK1(11)的1-8脚和23-30脚相连接；8位A/D转换芯片ADC0809(IC9)(14)的IN8至IN15脚和接插件LK1(11)的9-16脚和31-38脚相连接；微处理器AT89C51(IC1)(13)的8脚和接插件LK1(11)的19脚、41脚相连接；微处理器AT89C51(IC1)(13)的15脚和接插件LK1(11)的20脚、42脚相连接。
5.如权利要求1所述的多路负载识别装置，其特征在于中位机板(3)由AT89C51(IC13)(23)、74HC373(IC17)(24)、MAX813L(IC15)(25)、24C16(IC14)(26)、MAX487(IC16)(27)和两片74HC259(IC18、IC19)(28)(29)组成；AT89C51(IC13)(23)的P0口通过接插件LK5(30)与采样信号处理和过零点电判断电路的AT89C51(IC1)(13)的P0口相连接；A T89C51(IC13)(23)的12、13脚分别与AT89C51(IC1)(13)(23)的2、3脚相连接，74HC259(IC18、IC19)(28)(29)的4～7脚至9～12脚分别通过接插件LK4(12)的1～8脚和9～16脚分别接至分路采样控制板(1)的1至16用电单元的继电器控制输入端；RS-485总线收发器MAX487(IC16)(27)的6脚、7脚通过接插件LK4(12)的18脚、17脚及接插件LK6(31)与上位机板(4)的总线收发器MAX485(IC21)(32)的6脚、7脚相连接。
专利摘要本实用新型涉及一种多路负载识别装置，属电子技术领域，为解决传统负载识别中存在的用人工检查用电器费时费力、易出现漏检、采用模拟电路进行负载识别不准确的问题，以微处理器为核心设计出一种新型的多路负载识别装置；整个装置的核心由分路采样控制板、负载识别板、中位机板、上位机板组成，上位机板经RS－485总线与中位机板联接，中位机板与分路采样控制板、负载识别板联接，分路采样控制板与负载识别板联接；本实用新型可通过键盘设置或总线设置电路对多个用电单元设置及更改负载识别值，并进行实时负载识别，可准确识别纯阻性负载和容性或感性负载，用电单元纯阻性负载超载时能自动断电。
文档编号H02H3/08GK2553384SQ0227333
公开日2003年5月28日 申请日期2002年5月22日 优先权日2002年5月22日
发明者刘世才, 刘世成, 高昌金, 梁君 申请人:哈尔滨工大瑞实科技有限公司