用于多相dc-dc变换器的多相变压器的制作方法

专利名称：用于多相dc-dc变换器的多相变压器的制作方法
技术领域：
本发明的实施例涉及功率变换器的领域，并且更具体地但又不仅 限于涉及用于多相DC-DC变换器的多相变压器。
背景技术：
直流-直流(DC-DC)变换器能够将来自电源的电能从一个电压 和电流水平转换为另一个电压和电流水平。DC-DC变换器与诸如台 式电脑、服务器和家用电子设备等各种计算系统结合使用。还可以在 诸如膝上型电脑、移动电话、个人数字助理和游戏系统的移动计算机 系统中找到DC-DC变换器。
当今的微处理器可能消耗100-200W的功率。DC-DC变换器可以 用于为需要诸如0.5到2.0伏特(V)的低电压和诸如100安培(A) 或以上的大电流的处理器供电。此外，处理器的电流需求量可能在比 较宽的范围上以较高的转换速率变化。
多相DC-DC变换器可以用于为计算系统提供所需的大电流、低 电压。当今的多相DC-DC变换器可以使用需要大滤波器电容且可能 不适用于单片集成的分立-电感器布局。其它的多相DC-DC变换器可 以包括多相变压器布局，该多相变压器布局不能使DC-DC变换器的 效率最大化。此外，该多相DC-DC变换器无法考虑将相位分配给多 相变压器的顺序。


参照附图对本发明的非限制性和非穷举性的实施例进行说明，其 中除特别声明外，各图中相似的参考标记表示相似的部件。
图1A是示出根据本发明的一个实施例的多相DC-DC变换器的
方框图IB是示出根据本发明的一个实施例的多相DC-DC变换器的 电压波形的示图2是示出根据本发明的一个实施例的循环级联多相变压器的 电路图3是示出使用根据本发明的一个实施例的循环级联多相变压 器的DC-DC变换器平面布置的电路图4是示出根据本发明的一个实施例的变形循环级联多相变压 器的电路图5是示出使用根据本发明的一个实施例的变形循环级联多相 变压器的DC-DC变换器平面布置的电路图6A是示出根据本发明的一个实施例的混合循环级联多相变压 器的电路图6B是示出根据本发明的一个实施例的混合循环级联多相变压 器的电路图7是示出使用根据本发明的一个实施例的混合循环级联多相 变压器的DC-DC变换器平面布置的电路图8是示出根据本发明的一个实施例将相位分配给多相变压器 的逻辑和操作的流程图9A是示出根据本发明的一个实施例将相位分配给多相变压器 的示图9B是示出根据本发明的一个实施例将相位分配给多相变压器 的示图9C是示出根据本发明的一个实施例的效率趋势相对于不同相 数的曲线；
图IO是示出根据本发明的一个实施例的多相DC-DC变换器的方 框图IIA是示出具有根据本发明的一个实施例的多相DC-DC变换
器的系统的方框图；以及
图11B是示出根据本发明的一个实施例的计算机系统的方框图。
具体实施例
在下面的说明书中，阐述了大量的具体细节，以便帮助全面地理 解本发明的实施例。然而，本领域技术人员应该理解，本发明的实施 例可以在没有一个和多个所述具体细节的情况下实施，或者本发明的 实施例可以用其它方法、部件、材料等实施。在其它实例中，没有示 出或详细描述众所周知的结构、材料或操作，以免对本说明书的理解 模糊不清。
在本申请全文中提到"一个实施例"或"实施例"意味着结合实 施例描述的特定的特征、结构或特性包括在本发明的至少一个实施例 中。因此，在本申请全文中各处出现的短语"在一个实施例中"或"在 实施例中"不一定全指同一个实施例。此外，在一个或多个实施例中， 特定的特征、结构或特性可以以任何方式组合。
在下面的说明书和权利要求书中，可以使用术语"耦合"及其派 生词。"耦合"可以意味着两个或多个元件直接接触(物理上、电气 上、磁性上、光学上等)。"耦合"也可以意味着两个或多个元件彼此 之间不是直接接触，而是相互协作或者相互作用。
转向图1A，其示出多相DC-DC变换器100的实施例。在相关技 术中，多相DC-DC变换器100还可以被称为多相电压调节器模块 (VRM)。在一个实施例中，多相DC-DC变换器100是集成在管芯 上的器件。多相DC-DC变换器100包括根据此处所述实施例的多相 变压器102。多相变压器102的各种实施例将在下文进行说明。
多相DC-DC变换器100在端子103上接收输入电压Vjn。将该 输入电压施加到桥接器(bridge) 104、 105、 106和107。每个桥接器 还接收相应的控制信号(Or04)。在一个实施例中，桥接器104-107 的开关控制使用脉宽调制(PWM)。尽管图1A示出具有四相的多相 DC-DC变换器，但是应该理解本发明的实施例并不限于具有四相的 多相变压器。
通常，各相偏移360/N度的倍数，其中N是相数。例如，在图 1B中，多相DC-DC变换器100的四个相位N偏移90度的倍数，例 如90、 180、 270度。变压器的输出电压Vs具有由于桥接器进行切换
所引起的残余纹波电压(以及相应的纹波电流)。在一个实施例中， 使用电容器来使该纹波电压最小化。
每个桥接器104-107分别输出电压VrV4，将这些电压施加到多 相变压器102的相应端子。电压VrV4是根据控制信号(<Dr(I)4)的 开关PWM波形。针对控制信号将相位分配给桥接器的输入对应于将 相位分配给多相变压器102的输入端。相位的分配确定了每个变压器 输入端子的相移。
多相变压器102产生变压器的输出电压Vs。由电容器112对电 压Vs进行滤波，以在端子114上提供多相DC-DC变换器100的输出 电压VOUT。此外，电容器112可以在负载电流突然变化的情况下稳 定输出电压V0UT。通过增加相数以及通过增加多相变压器的耦合系 数，可以减小电容器112的所需尺寸。
根据此处的实施例，将相位分配给多相变压器102，以便增加 DC-DC变换器的效率。变换器的效率是变换器的功率输出和功率输 入的比率。当DC-DC变换器将电功率从输入电压电平转换为期望的 输出电压电平时会发生一些损耗。
如图IB的实例所示，将相为依次分配给多相变压器102将造成 变换器的效率降低，这是由于变压器的输入电压端子上的高纹波电流 引起的。效率退化可以是低于90%几个百分点。此处所述的相位分 配将使DC-DC变换器的效率达到90%或者更高。
现在，将讨论多相变压器102的实施例。应该理解的是，本发明 的实施例不限于这些多相变压器的实施例。同样，多相变压器不限于 此处所述的相数。可以改变多相变压器的相数以适于实施。
参照图2，其示出多相变压器200的实施例。多相变压器200使 用循环级联布局。多相变压器200包括四个2相变压器。在图2的实 施例中，将四个2相变压器实施为耦合电感器Ll-L4。
在一个实施例中，耦合电感器包括两个磁耦合的电感器。使这两 个电感器的绕组围绕同一个铁芯。如点符号所示，两个电感器以相同 的极性缠绕并且直接耦合(与间接耦合相对)。每个电感器的绕组数 是相同的(比例为1 : 1)。耦合电感器L1-L4上的虚线线条表示磁芯。
在一个实施例中，电感器是半导体管芯上的集成电感器。
将电压V,-V4分别输入到输入电压端子202-205。变压器在输出 端子206上的输出电压Vs近似为Vs= (Vj+V2+V3+V4) /4= (V,+...+VN) /N，即使在变压器端子的任一端子上出现大电流的情 况下，也是如此。
输入电压端子202耦合到耦合电感器Ll的电感器242的端子 210。电感器242的端子212耦合到耦合电感器L4的电感器256的端 子240。耦合电感器Ll的电感器244的端子214耦合到变压器的输 出电压Vs的端子206。耦合电感器L1的电感器244的端子216耦合 到耦合电感器L2的电感器246的端子220。
输入电压端子203耦合到耦合电感器L2的电感器246的端子 218。耦合电感器L2的电感器248的端子222耦合到变压器的输出电 压Vs的端子206。耦合电感器L2的电感器248的端子224耦合到耦 合电感器L3的电感器250的端子228。
输入电压端子204耦合到耦合电感器L3的电感器250的端子 226。耦合电感器L3的电感器252的端子230耦合到变压器的输出电 压Vs的端子206。耦合电感器L3的电感器252的端子232耦合到耦 合电感器L4的电感器254的端子236。
输入电压端子205耦合到耦合电感器L4的电感器254的端子 234。耦合电感器L4的电感器256的端子238耦合到变压器的输出电 压Vs的端子206。并且如前所述，耦合电感器L4的电感器256的端 子240耦合到耦合电感器Ll的电感器242的端子212。
转向图3，其示出使用具有循环级联布局的多相变压器的管芯上 或单片12相DC-DC变换器300的平面布置的实施例。DC-DC变换 器300包括12个两相变压器，例如两相变压器306。将两相变压器 排列成两列，以便使变压器之间的连接的寄生电阻最小化。诸如桥接 器304的桥接器在DC-DC变换器300的两侧上排列成两列。变压器 将输出电流传送给Vcc凸起(bump)，例如Vcc凸起308。在图3中 Vo;凸起由符号"+ "表示。Vcc凸起可以连接到用户电路，例如处理 器。
参照图4，其示出多相变压器400的实施例。多相变压器400使 用变形循环级联布局。将电压VrV4分别输入到输入电压端子 402-405。变压器在输出端子406上的输出电压Vs近似为Vs = (V,+V2+V3+V4) /4= (V,+…+Vn) /N，即使在变压器端子的任一端 子上出现大电流的情况下，也是如此。
输入电压端子402耦合到耦合电感器Ll的电感器442的端子 410。电感器442的端子412耦合到耦合电感器L4的电感器456的端 子440。耦合电感器Ll的电感器444的端子416耦合到输入电压端 子403。电感器444的端子414耦合到耦合电感器L2的电感器446 的端子418。
耦合电感器L2的电感器446的端子420耦合到变压器的输出电 压Vs的端子406。耦合电感器L2的电感器448的端子422耦合到变 压器的输出电压Vs的端子406。电感器448的端子424耦合到耦合 电感器L3的电感器450的端子428。
输入电压端子404耦合到耦合电感器L3的电感器450的端子 426。耦合电感器L3的电感器452的端子430耦合到耦合电感器L4 的电感器454的端子434。电感器452的端子432耦合到输入电压端 子405。
电感器454的端子436耦合到变压器的输出电压Vs的端子406。 耦合电感器L4的电感器456的端子438耦合到变压器的输出电压Vs 的端子406。并且如前所述，电感器456的端子440耦合到耦合电感 器L1的电感器442的端子412。
转向图5，其示出使用具有变形循环级联布局的多相变压器的管 芯上或单片12相DC-DC变换器500的平面布置的实施例。DC-DC 变换器500包括12个两相变压器，例如两相变压器506。将两相变 压器排列成两列，以便使变压器之间的连接的寄生电阻最小化。诸如 桥接器504的桥接器分散在变压器的列之间。变压器将输出电流传送 给Vcc凸起，例如Vcc凸起508，在图5中Vcc凸起由符号"+"表 示。Vcc凸起可以连接到用户电路，例如处理器。
在12相DC-DC变换器500中，与图3中的平面布置相比，输出
电流更加均匀地传送到Vcc凸起。在图3中，输出电流主要传送到变 换器块的左边和右边上的Vcc凸起，这可能使这些凸起过载并且使处 于中央的凸起具有较高的寄生电阻。该较高的寄生电阻导致效率较低 且瞬态电压下降性能较差。
此外，与变换器300相比，在变换器500中，变压器的输出和桥 接器并没有争夺同样大的金属密度，这是因为它们不在同一区域中。 这也导致变换器500中的寄生电阻较低。
因此，变换器500与变换器300相比具有较低的寄生电阻，并由 此具有较高的效率。变换器500还具有较好的瞬态电压下降性能和较 低的热应力。
参照图6A，其示出多相变压器600的实施例。多相变压器600 具有混合循环级联布局。多相变压器600具有四个2相变压器。在图 6A的实施例中，将四个2相变压器实施为耦合电感器Ll-L4。将电 压V广V4分别输入到输入电压端子602-605。变压器在输出端子606 上的输出电压Vs近似为Vs= (V，+V2+V3+V4) /4= (V,+…+Vn) /N， 即使在变压器端子的任一端子上出现大电流的情况下，也是如此。
输入电压端子602耦合到耦合电感器Ll的电感器642的端子 610。电感器642的端子612耦合到耦合电感器L4的电感器656的端 子640。电感器644的端子616耦合到耦合电感器L2的电感器646 的端子620。耦合电感器L1的端子614耦合到变压器的输出电压Vs 的端子606。
输入电压端子603耦合到耦合电感器L2的电感器646的端子 618。耦合电感器L2的电感器648的端子622耦合到变压器的输出电 压Vs的端子606。电感器648的端子624耦合到耦合电感器L3的电 感器650的端子628。
输入电压端子604耦合到耦合电感器L3的电感器650的端子 626。输入电压端子605耦合到耦合电感器L3的电感器652的端子 632。耦合电感器L3的电感器652的端子630耦合到耦合电感器L4 的电感器654的端子634。
电感器654的端子636耦合到变压器的输出电压Vs的端子606。 耦合电感器L4的电感器656的端子638耦合到变压器的输出电压Vs 的端子606。并且如前所述，电感器656的端子640耦合到耦合电感 器L1的电感器642的端子612。
在混合循环级联600中，将耦合电感器Ll和L2设置为循环级 联的一部分(如图2所示)，而将耦合电感器L3和L4设置为变形循 环级联的一部分(如图4所示)。在混合循环级联布局的一个实施例 中， 一个或多个部分可以是循环级联设置，而大部分可以是变形循环 级联设置。
在一个实施例中，混合循环级联布局可以具有奇数个相位，这可 以产生更高的效率。通常，变形循环级联使用偶数个相位，并且通常 不是奇数个相位。具有偶数个相位的变形循环级联比具有奇数个相位 的(常规)循环级联具有更好的效率。这是由于(常规)循环级联引 起的布线拥挤造成的。混合循环级联可以具有偶数个相位并且没有布 线拥挤。
转向图6B，其示出使用奇数个相位的混合循环布局的多相变压 器650的实施例。多相变压器650包括五个2相变压器。将每一个2 相变压器实施为如Ll-L5所示的耦合电感器。在具有奇数个相位的混 合循环级联布局中将耦合电感器L1-L4设置为变形循环级联的一部 分，而将耦合电感器L5设置为(常规)循环级联的一部分。
转向图7，其示出使用具有混合循环级联布局的多相变压器的管 芯上或者单片11相DC-DC变换器700的平面布置的实施例。DC-DC 变换器700包括11个两相变压器，例如两相变压器706。将两相变 压器排列成两列，以便使变压器之间的连接的寄生电阻最小化。诸如 桥接器704的桥接器分散在变压器的列之间。变压器将输出电流传送 给Vcc凸起，例如Vcc凸起708，在图7中Vcc凸起由符号"+"表 示。Vw凸起可以连接到用户电路，例如处理器。
转向图8、 9A和9B，其示出根据本发明实施例将相位分配给多 相变压器。如上所述，尽管多相变压器布局的实施例提供了多相变压 器的优点，即输出电感小而输入电感大，但是输入电感的实际值取决 于将相位分配给多相变压器的输入端子的顺序，并因此使输入端上的
纹波电流也取决于该顺序。
在理想的多相变压器中，单个绕组的纹波电流是完全对称的三角 波形，因此将相位分配给多相变压器的输入端子的顺序不重要。然而， 这种理想的多相变压器实际上不可实现。在一个实施例中，理想的多
相变压器近似为以上结合图2-7所述的两相变压器的结合。
在一个实施例中，将相位分配给多相变压器，以使多相变压器的 输入上的纹波电流最小化。将相位分配给多相变压器的电压输入端子 会影响通过绕组的纹波电流的形状和有效幅度，并因此影响多相 DC-DC变换器的效率。以下所述的相位分配非常近似于使输入纹波 电流很小的理想情况。相位分配影响输入纹波电流，其一部分来自铁 芯的磁化变化。输出纹波电流基本上与相位分配无关。
相位分配的实施例如下。假设N二相数，(1>7=分配给端子T的 相位，其角度A=360* (0T—1) /N。将相位O产l分配给第一端子 Tl。将相位OT分配给其它端子T=2...N，使得相位间隔相等并且相 位差360* (<Dt+1—Ot) /N尽可能接近180+n*360，其中n是任意的 整数。这可以通过找到最接近的整数m二 (0>T+1—Ot) < (N/2)来实 现，使得N不是m的倍数。注意，如果m是解，那么N—m也是解。 图8中的流程图800所示的上述算法的实施例如下
0>T+1= (Ot—1+ (N/2 —1/2)) modN+l，其中N为奇数个相位 =(<DT—1+ (N/2—1)) modN+l，其中N为偶数个相位，
以及
Nmod (N/2—1)判
在Oa,i= (Ob,i—l+p) mod N+l的情况下，两个相位分配 (Oa^，…(IVN)和(Ob，b..鸟,N)等价，其中i=l...N，而p是任意整 数。
将结合图9A和9B对上述实施例的例子进行说明，其中N二相 数。圆内的数字表示多相变压器的输入端子(端子号)，而圆外的数 字表示所分配的相位(相位号)。以下对四个例子进行了说明。
在图9A中，N二5个相位。将相位l分配给端子l。分配给端子2的相位=(1 — 1+ (5/2—1/2)) mod5+l
=(2) mod 5 + 1 =2+1
因此，将相位3分配给端子2。
分配给端子3的相位=(3 — 1+ (5/2—1/2)) mod5+l
=(4) mod 5 + 1 =4 + 1
因此，将相位5分配给端子3。
在图9B中，N二12个相位，将相位l分配给端子l。 分配给端子2的相位=(1一1+ (12/2—1)) mod 12 + 1
=(5) mod 12+1
=5 + 1
=6
因此，将相位6分配给端子2。
分配给端子3的相位二 (6—1+ (12/2 l)) mod 12+1
=(10) mod 12+1 =10+1 =11
因此，将相位11分配给端子3。
得益于本说明书的本领域技术人员能够意识到，如何将上述实施 例应用于图9A和9B中的余下的输入端子。同样，通过上面的例子， 能够意识到，如何将该方法的实施例应用于具有不同相数的多相变压 器。
在一个实施例中，根据上述方法分配给多相变压器的相数是16。 分析显示在具有循环级联或变形循环级联布局的多相变压器中使用 16个相位导致变换器的效率大约为90%。
参照图9C，其示出了曲线950，该曲线950显示出根据本发明 实施例的相对于不同相数的效率趋势。在曲线950中，纵轴表示
DC-DC变换器的效率，横轴表示相数N。
如曲线950所示，效率可以随着相数N的增加而增大，并且可 以在N=16时接近大约为90%的最大值。与具有偶数个相位的实施 例相比，奇数个相位可以提供更高的效率。 一些偶数个相位，例如4、 6、 10、 14以及其它等于质数乘以2的数字可能与最佳相位分配沖突， 因此可能导致效率较低。
应该注意的是，可以对此处所述的DC-DC变换器进行排列以便 向更大的负载传送更高的总功率。在一个实施例中，设计成输出电流 为5A的多个DC-DC变换器500都可以将它们的电压输出并联耦合。 例如，在双核处理器中，每个内核可能需要20A的电源电流，并且 高速缓沖存储器和1/0 (输入/输出)可能各自消耗5A的电流。为了 向该处理器提供电流，可以使用10个DC-DC变换器500:将4个变 换器并联连接以为第一内核供电，将另外的4个变换器并联连接以为 第二内核供电， 一个变换器为高速缓冲存储器供电，以及一个变换器 为1/0供电。
在一个实施例中，可以将变换器布置成规则阵列(例如，2X5)。
传送给两个内核、高速缓冲存储器以及i/o的输出电压可能都不相同，
以便使这些部件中的每一个都在最佳条件下工作并且节省功率。例 如，可以为空闲内核提供较低的电压，以便降低泄漏功率损失。
此外，可以将为空闲内核供电的四个变换器中的两个或三个关 断，以便提高轻载时的效率。可以对这些变换器之间的相位分配进行 优化，以使每一个多相DC-DC变换器的输入纹波电流最小化并且使 残余输出电压纹波最小化。
参照图10，其示出具有可编程能力的多相DC-DC变换器1000。 多相DC-DC变换器1000包括耦合到多相变压器102的混洗电路 (shuffle circuit) 1002。将输入电压Vin和相位分配(O厂04)施加 于混洗电路1002。还将控制输入1004施加于混洗电路1002。
在一个实施例中，在制造多相DC-DC变换器1000的过程中使用 混洗电路1002，以便将所期望的相位指定给多相变压器102。在一个 实施例中，控制输入1004用于熔断混洗电路1002中的熔丝，从而将
相位分配(①广①4)按照需要分配给多相变压器的电压输入端。在该
特定实施例中，这些相位被永久分配。控制输入1004可以由计算机 系统管理，例如图IIB所示的计算机系统。
在另一个实施例中，控制输入1004可以用于通过使用混洗电路 1002中的硬件逻辑来改变对多相变压器102的相位分配。因此，相 位分配可以在所使用的系统中改变。在一个实施例中，可以使用例如 图11B所示的计算机系统的基本输入/输出系统(BIOS)设置工具来 改变控制输入。
参照图IIA，其示出包括多相DC-DC变换器100的系统1100。 在系统1100中，多相DC-DC变换器100的输出电压V。uT耦合到用 户电路1104。用户电路1104还可以被称为负载。在一个实施例中， 用户电路1104包括处理器。
在系统1100的一个实施例中，多相DC-DC变换器100是封装好 的集成在管芯上的器件，并且将用户电路1104单独封装。在一个实 施例中，变换器100和用户电路1104安装在同一印刷电路板上并且 电耦合在一起。
在系统1100的另一实施例中，将多相DC-DC变换器100和用户 电路1104封装在同一芯片封装中。在一个实施例中，变换器100和 电路1104集成在同一管芯上。在另一实施例中，变换器100和电路 1104集成在不同的管芯上。在该特定实施例中，可以将变换器100 和电路1104并排设置或叠置为多芯片模块。
图11B示出其上可以实施本发明的实施例的计算机系统1150。 计算机系统1150包括耦合到芯片组1158的处理器1152和存储器 1154。存储设备1158、非易失性存储器(NVS) 1156、网络接口 (I/F) 1162和输入/输出(I/O)设备1164也可以耦合到芯片组1158。计算 机系统1150的实施例包括但不限于台式计算机、笔记本计算机、服 务器、个人数字助理、网络工作站等。在一个实施例中，计算机系统 1150包括这里所述的多相DC-DC变换器，用于为计算机系统1150 的用户电路例如处理器1152提供功率。
处理器1152可以包括但不限于Intel公司的x86、 Pentium 、
Xeon 、或者Itanium⑧系列处理器等。在一个实施例中，计算机系统 1150可以包括多个处理器。在另一实施例中，处理器1152可以包括 两个或多个处理器内核。
存储器1154可以包括但不限于动态随机存取存储器(DRAM)、 静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)、 存储器总线式动态随机存取存储器(RDRAM)等。在一个实施例中， 存储器1154可以包括一个或多个不必刷新的存储器单元。
芯片组1158可以包括存储器控制器，例如存储器控制器集线器 (MCH)、输入/输出控制器，例如输入/输出控制器集线器(ICH)等。 在可选实施例中，用于存储器1154的存储器控制器可以驻留在与处 理器1152相同的芯片中。芯片组1158还可以包括系统时钟支持、功 率管理支持、音频支持、图形支持等。在一个实施例中，芯片组1158 耦合到板上，该板包括用于处理器1152和存储器1154的插座。
计算机系统1150的部件可以通过各种互连来连接。在一个实施 例中，互连可以是两个部件之间的点到点，而在其它实施例中，互连 可以连接两个以上的部件。这种互连可以包括外围部件互连(PCI)， 例如PCIExpress、系统管理总线(SMBUS)、低引脚数(LPC)总线、 串行外围接口 (SPI)总线、图形加速端口 (AGP)接口等。1/0设备 1164可以包括键盘、鼠标、显示器、打印机、扫描仪等。
计算机系统1150可以通过网络接口 1162连接到外部系统。网络 接口 1162可以包括但不限于调制解调器、网络接口卡(NIC)或用 于将计算机系统耦合到其它计算机系统的其它接口。载波信号1168 可以通过网络接口 1162接收/发送。在图IIB所示的实施例中，载波 信号1168用于使计算机系统1150与网络1166交互，所述网络1166 例如是局域网(LAN)、广域网(WAN)、因特网或者它们的任意组 合。在一个实施例中，网络1166还通过载波信号1170耦合到计算机 系统1172，使得计算机系统1150和计算机系统1172可以通过网络 1166进行通信。
计算机系统1150还包括其上可以存储固件和/或数据的非易失性 存储器1156。非易失性存储器包括但不限于只读存储器(ROM)、闪
存、可擦可编程序只读存储器(EPROM)、电可擦可编程序只读存储 器(EEPROM)、非易失性随机存取存储器(NVRAM)等。存储设 备1160包括但不限于磁盘驱动器、磁带驱动器、光盘驱动器等。应 该意识到，处理器1152可执行的指令可以驻留在存储设备1160、存 储器1154、非易失性存储器1156中，或者可以通过网络接口 1162 进行发送或接收。
应该意识到，在一个实施例中，计算机系统1150可以执行操作 系统(OS)软件。例如，本发明的一个实施例利用了 Microsoft Windows⑧作为计算机系统1150的操作系统。其它还可以用于计算机 系统1150的操作系统包括但不限于Apple Macintosh操作系统、Linux 操作系统、Unix操作系统等。
出于说明的目的，机器可存取介质包括能够以机器(例如，计算 机、网络设备、个人数字助理、制造工具、具有一组一个或多个处理 器的任何设备，等等)可读或可存取的形式提供(即，存储和/或发 送)信息的任何机构。例如，机器可存取介质包括但不限于可记录/ 不可记录型介质(例如，只读存储器(ROM)、随机存取存储器(RAM)、 磁盘存储介质、光存储介质、闪存装置等)。另外，机器可存取介质 可以包括传播信号，例如电、光、声或者其它形式的传播信号(例如， 载波、红外信号、数字信号等)。
这里对本发明实施例的各种操作进行了说明。这些操作可以由使 用处理器、专用集成电路(ASIC)、现场可编程门阵列(FPGA)等 的机器来执行。不应该将描述一些或者所有操作的顺序认为是暗示这 些操作一定是顺序相关的。得益于本说明书的本领域技术人员应该意 识到存在可选的排序。此外，应该理解的是，不是所有的操作都一定 存在于本发明的每个实施例中。
以上对本发明的示例性实施例的说明(包括在摘要中说明的内 容)不旨在是穷尽性的或将实施例局限于所公开的精确形式。尽管这 里出于举例说明的目的描对本发明的具体实施例和例子进行了说明， 但是如本领域技术人员将认识到的那样，各种等价修改也是可行的。 根据以上具体说明，可以对本发明的实施例进行这些修改。不应该将 所附权利要求中使用的术语理解为是将本发明局限于在说明书中所 公开的具体实施例。相反，应该根据权利要求解释的现有原则来理解 所附权利要求。
权利要求
1、一种方法，包括提供包括多相变压器的多相DC-DC变换器，所述多相变压器包括多个输入电压端子和变压器输出电压端子，每个输入电压端子与对应的相位相关联；以及将每一相位分配给所述多个输入电压端子中的一个输入电压端子，以使所述多相变压器的所述输入电压端子上的纹波电流最小化。
2、 根据权利要求1所述的方法，其中分配所述相位包括将所述 相位不按顺序地分配给所述多个输入电压端子。
3、 根据权利要求1所述的方法，其中根据以下内容分配所述相位将第一相位O,分配给所述多个输入电压端子中的第一端子Tl;如果相数N是奇数，则Ot+1= (0)T—1+ (N/2—1/2)) modN+l，其中T是端子号；以及如果所述相数N是偶数，则Ot+1= (d)T—1+ (N/2—1)) modN+l，其中T是端子号。
4、 根据权利要求1所述的方法，其中所述多相变压器包括用于 所述多相变压器的每一相的两相变压器，将所述两相变压器布置成循 环级联布局。
5、 根据权利要求4所述的方法，其中每个两相变压器包括耦合 电感器。
6、 根据权利要求1所述的方法，其中所述多相变压器包括用于 所述多相变压器的每一相的两相变压器，将所述两相变压器布置成变 形循环级联布局。
7、 根据权利要求6所述的方法，其中每个两相变压器包括耦合 电感器。
8、 根据权利要求1所述的方法，其中所述多相变压器包括用于 所述多相变压器的每一相的两相变压器，将所述两相变压器布置成混 合循环级联布局。
9、 根据权利要求8所述的方法，其中每个两相变压器包括耦合 电感器。
10、 一种多相DC-DC变换器，包括 多相变压器；耦合到所述多相变压器的变压器输出电压端子；以及 耦合到所述多相变压器的多个输入电压端子，其中将与多个输入 电压对应的多个相位分别分配给所述多个输入电压端子，以使所述多 相变压器的所述输入电压端子上的纹波电流最小化。
11、 根据权利要求10所述的多相DC-DC变换器，其中所述多相 变压器包括用于所述多相变压器的每一相的两相变压器，将所述两相 变压器布置成循环级联布局。
12、 根据权利要求10所述的多相DC-DC变换器，其中所述多相 变压器包括用于所述多相变压器的每一相的两相变压器，将所述两相 变压器布置成变形循环级联布局。
13、 根据权利要求10所述的多相DC-DC变换器，其中所述多相 变压器包括用于所述多相变压器的每一相的两相变压器，将所述两相 变压器布置成混合循环级联布局。
14、 根据权利要求10所述的多相DC-DC变换器，还包括耦合在 所述多个输入电压端子和所述多相变压器的对应桥接器之间的混洗 电路，用于使得能够对所述多相变压器的相位分配进行编程。
15、 根据权利要求10所述的多相DC-DC变换器，其中所述多相 DC-DC变换器的输出电压端子并联耦合到第二多相DC-DC变换器的 第二输出电压端子。
16、 根据权利要求10所述的多相DC-DC变换器，其中所述 DC-DC变换器集成在半导体管芯上。
17、 一种系统，包括 处理器；集成在半导体管芯上的多相DC-DC变换器，其用于向所述处理 器提供电源电压，所述DC-DC变换器包括 多相变压器；耦合到所述多相变压器的变压器输出电压端子；以及 耦合到所述多相变压器的多个输入电压端子，其中将与多个 输入电压对应的多个相位分别施加于所述多个输入电压端子，以使所 述多相变压器的所述输入电压端子上的纹波电流最小化。
18、 根据权利要求17所述的系统，其中所述多相变压器包括用 于所述多相变压器的每一相的两相变压器，将所述两相变压器布置成 循环级联布局、变形循环级联布局或混合循环级联布局中的一种。
19、 根据权利要求17所述的系统，其中所述处理器和所述多相 DC-DC变换器封装在同一封装中。
20、 根据权利要求19所述的系统，其中所述处理器和所述多相 DC-DC变换器集成在同一半导体管芯上。
全文摘要
提供了一种包括多相变压器的多相DC-DC变换器，所述多相变压器包括多个输入电压端子和变压器输出电压端子，每个输入电压端子与对应的相位相关联。将每一相位分配给所述多个输入电压端子中的一个输入电压端子，以使多相变压器的所述输入电压端子上的纹波电流最小化。
文档编号H02M3/22GK101185232SQ200680018297
公开日2008年5月21日 申请日期2006年6月30日 优先权日2005年6月30日
发明者F·帕耶, G·施罗姆, J·李, P·哈祖哈, T·卡尔尼克, V·德 申请人:英特尔公司