专利名称：电路保护器和电连接盒的制作方法
技术领域：
本发明涉及电路保护器和电连接盒。
背景技术：
已经已知作为通过检测在电路中流动的异常电流来保护电路的传统的电路保护 器的专利文献1。此电路保护器包括被连接在电源和负载之间的半导体开关元件和用于将 控制信号输出到半导体开关元件的保护电路。半导体开关元件和负载通过电线连接。在保 护电路中设置用于防止半导体开关元件的损坏的阈值电流。当由于例如负载的短路导致超 过上述阈值电流的过电流要在半导体开关元件和负载之间流动时，保护电流将断开命令信 号输出到半导体开关元件并且使其变成断开状态。这能够实现半导体开关元件的损坏防 止。[专利文献1]日本未经审查的专利公开No.H04-334640
发明内容
诸如电线的绝缘涂层的老化很有可能引起所谓的层短路，其中小于用于半导体开 关元件的损坏防止的阈值电流但是大于正常通电时的电流的电流流动。在这样的情况下， 根据传统技术的构造，在电线中流动的电流小于阈值电流，并且因此保护电路没有将断开 命令信号输出到半导体开关元件。因此，相对大的电流持续地在电线中流动，引起从芯线产 生的热留在电线中，并且因此会进一步退化电线的绝缘涂层。为了克服上述问题，可以在电线中布置与异常确定电路相连接的温度检测元件， 并且当电线的温度超过阈值时，半导体开关元件可以变成断开状态。然而，通常，一个温度检测元件通过从温度检测元件引出的两个导电路径与异常 确定电路相连接。因此分别要求温度检测元件的两倍的导电路径，并且会整体上引起电路 保护器的复杂构造。基于上述情况已经完成本发明，并且其目的是提供具有较简单的构造的电路保护
ο用于解决问题的手段本发明涉及电路保护器和电连接盒，包括半导体开关元件，该半导体开关元件 与电源相连接；导电路径，该导电路径与半导体开关元件相连接并且连接半导体开关元件 和负载；半导体元件，所述半导体元件具有PN结并且与导电路径电气地连接以传递热；判 断装置，该判断装置用于判断半导体元件的输入/输出端子之间的电压下降值是否大于阈 值；以及控制装置，该控制装置用于当通过判断装置判断电压下降值小于阈值时将断开命 令信号输出到半导体开关元件。另外，半导体元件与导电路径连接以传递热意指将热从导电路径传递到半导体元 件从而半导体元件的温度和导电路径的温度变得几乎相同，并且，简言之，半导体元件与导 电路径相连接。
用于检测温度的元件和判断装置通过从元件引出的两个导线相互连接。根据本发明，半导体元件连接至导电路径和判断装置。因此，导电路径能够用作半导体元件中的一个 导线，并且因此能够简化电路保护器的构造。本发明能够简化电路保护器和电连接盒的构造。
图1是示出本发明中根据实施例1的电连接盒的横截面图；图2是二极管元件和分支路径之间的连接结构的主要部分的放大平面图；图3是示出电连接盒的电气构造的框图；图4是接通/断开的处理的流程图；图5是示出温度电压数据的内容的图；图6是示出根据实施例2的电连接盒的电气结构的框图；图7是接通/断开的处理的主流程图；图8是示出初始处理的流程图；图9是示出根据实施例3的电连接盒的电气结构的框图；图10是接通/断开的处理的流程图。附图标记的描述10电连接盒12电路板15电线(导电路径)16母端子配件(导电路径)18基板侧导电路径(导电路径)19CPU(判断装置，控制装置)21分支路径(导电路径)23公接线片(导电路径)32FET (半导体开关元件)33ROM (存储器件)45开关元件D 二极管元件(半导体元件)
具体实施例方式<实施例1>参考图1至图5描述其中根据本发明的电路保护器应用于用于车辆的电连接盒10 的实施例1。在诸如灯和音频的负载L和电源B之间布置本实施例，以控制负载L的通电 (接通/断开)。如图1中所示，电连接盒10包括被容纳在盖11中的电路板12。盖11被提供有连 接器13。连接器13可与匹配连接器14接合。匹配连接器14容纳与电线15 (对应于导电 路径)相连接的母端子配件16 (对应于导电路径的)。电线15与负载L相连接。通过诸如例如粘接和螺纹连接的已知方法由形成在其中的保持组件17来保持电路板12。通过印刷布线技术将基板侧导电路径18(对应于导电路径)形成在电路板12中。 CPU 19被安装在电路板12上并且被连接至基板侧导电路径18。此外，FET 32 (对应于半 导体开关元件)被安装在电路板12上并且被连接至基板侧导电路径18。基板侧导电路径18包括分支成多个的分支路径21 (参见图3)。如图2中所示，与 分支路径21相连接的通孔22 (对应于导电路径)形成在电路板12中。金属公接线片(对 应于导电路径)的一端被插入在通孔22中并且通过诸如软焊与其连接。如图1中所示，公 接线片23的另一端在沿着电路板12的平面的方向中弯曲，穿透连接器13的后壁。公接线 片23的另一端被定位在连接器13的内部并且可与上述母端子配件相连接。这允许分支路 径21与负载L电气地连接在一起。
如图2中所示，在分支路径21中，具有比其它区域窄的宽度的狭窄部24(对应于 容易产生热的组件)形成在通孔22附近。此狭窄部24被构造为具有比分支路径21中的其 它区域窄的宽度，以与其它区域相比较在通电时更加容易产生热。在分支路径21中，通过 诸如例如软焊将具有PN结的二极管元件D (对应于半导体元件)的输入端子25电气地连 接至狭窄部24和通孔22之间的区域，从而能够传递热。另外，二极管元件D与分支路径相 连接从而能够传递热意指将热从分支路径21传递到二极管元件D从而分支路径21的温度 和二极管元件D的温度变得几乎相同，并且，简言之，二极管元件D与分支路径21相连接。另外，以使其重叠在与输入端子25相连接的基板侧导电路径18 (分支路径21)的 表面上的方式布置二极管元件D。二极管元件D的输出端子26与形成在电路板12上的焊盘27相连接。焊盘27与 不同于分支路径21的基板侧导电路径18相连接。与二极管元件D的输出端子26连接的 基板侧导电路径18形成为比分支路径21窄并且与CPU 19相连接，以变成用于将从二极管 元件D输出的信号传输到CPU 19的信号导电路径28。整体的信号导电路径28被形成为比 基板侧导电路径18窄。如图3中所示，多个(在本实施例中两个)二极管29与一个二极管元件D串联地 连接。这能够放大稍后描述的电压下降值。在本实施例中，二极管元件D是模压封装型。在 从分支路径21朝着信号导电路径28前进的正方向中连接二极管元件D。接下来，描述电连接盒10的电气构造。图3是示出电连接盒10的电气构造的框 图。通过电线15和连接器13将诸如电池的电源B与电连接盒10的内部的基板侧导 电路径18相连接。基板侧导电路径18与(η) (η是自然数)个FET 32并行地连接。此基 板侧导电路径18与FET 32中的源极30相连接。与每个FET 32中的漏极31相连接的基 板侧导电路径18被分支成多以形成分支路径21。在本实施例中，可以使用P-ch型的FET， 然而，可以使用N-ch型的FET。另外，当使用N-ch型时，源极30和漏极31被反转。每个分 支路径21通过连接器13和电线15与负载L相连接。(Mi) ( “Mi”是自然数)个负载L与 第⑴(“i”是自然数)个FET 32i相连接。在下面的描述中，诸如“i”和“Mi”的标记被 分配在组件的符号之后，指示该组件是第(i)个或者第(Mi)个。电源B通过恒压电源电路47与CPU 19 (对应于控制装置和判断装置)相连接。 CPU 19控制每个组件，同时根据记录在ROM 33(对应于存储器件)中的处理步骤将它的处 理结果记录在RAM 34中或者非易失性存储器35中。
并且，CPU 19，尽管没有详细示出，从检测装置获得在FET 32中流动的电流值，该 检测装置检测在FET 32中流动的电流。作为检测装置，可以使用诸如与FET 32相连接的 传感MOSFET或者用于测量分流电阻器或者FET 32的Vds的测量装置。例如，当全短路出 现然后通过检测装置检测到超过阈值电流的FET 21中的过电流时CPU 19将断开命令信号 输出到FTE 32。这能够防止由过电流引起的FET 32的损坏。另外，FET 32可以包括检测装置，该检测装置用于检测在FET 32本身中流动的电 流；和切断装置，该切断装置用于当通过检测装置检测到超过阈值的FET 32中的过电流时 切断在FET 32中流动的电流。用于接通/断开负载L的接通/断开的处理步骤被记录在ROM 33中。另外，示出 二极管元件D输入/输出端子25和26之间的电压下降值(在下文中也被称为“电压下降 值)与温度之间的关系的温度电压数据(对应于数据)被记录在ROM 33中。图5示出温度电压数据的内容的一部分。二极管元件D的温度的上升引起电压下 降值线性降低。因此，使用二极管元件D使得能够进行广泛的温度范围内的与二极管元件 D相连接的分支路径21的精确的温度测量。如图5中所示，在相同的温度，随着要被施加给二极管元件D的输入端子25的电 压逐渐增加8V、12V、以及16V，由于流入二极管元件D中的电流的增加导致电压下降值也增 力口。基于温度电压数据的电压下降值的修改允许即使当将被施加给二极管元件D的输入端 子25的电压已经改变时更加精确地测量分支路径21的温度。指示在与第⑴个FET 32 中的漏极31相连接的分支路径21中是否存在异常的 异常标志被记录在非易失性存储器35中。当在分支路径2中存在异常时，在异常标志中输 入“1”，否则，输入0。响应于(η)个FET 32，CPU 19与诸如ECU的(η)个器件36相连接。而且，CPU 19 包括与(η)个FET 32相对应的(η)个输出端口 37。第⑴个输出端口 37与相应的第(i) 个FET 32i中的栅极38相连接。CPU 19从第(i)个器件36i接收用于将电源施加给FET 32 的接通信号，并且然后将接通命令信号从第(i)个输出端口 37i输出到FET 32i。并且， CPU 19从第(i)个器件36i接收用于将电源施加到FET 32 的断开信号，并且然后将断开 命令信号从第(i)个输出端口 37i输出到FET 32i。在被分支为与(η)个FET 32相连接之后，基板侧导电路径18进一步在要与FET 32相连接的前面区域中分支，以通过用于转换为能够被输入到CPU 19的电压电平的电压 转换电路39与被提供在CPU 19中的B端口 40相连接。B端口 40具有A/D转换功能。(η) 个B端口 40被提供为与(η)个FET 32相对应。第⑴个B端口 40与基板侧导电路径18 相连接，其与相应的FET 32i中的源极30相连接。这允许CPU 19获得FET 32i中的源极 30侧的电压。在漏极31与二极管元件D的输入端子25之间的位置处分支与FET 32中的漏极31相连接的基板侧导电路径18，并且然后通过电压转换电路39与被提供在CPU 19中的V 端口 41相连接。V端口 41具有A/D转换转功能。(η)个V端口 41被提供为与(η)个FET 32相对应。第(i)个V端口 41与基板侧导电路径18相连接，其与FET 32 中的漏极31相 连接。这允许CPU 19获得二极管元件D的输入端子侧的电压。如上所述，多个分支路径21中的每一个与二极管元件D电气地连接从而能够传递热。二极管元件D与负载L并行地连接。与二极管元件D的下游侧中的端子相连接的信号 导电路径28被捆扎在一起并且在连接点42处相互连接，并且然后通过电压转换电路39与 被提供在CPU19中的V com端口 43相连接。V com端口 43具有A/D转换功能。这允许CPU 19获得二极管元件D的输出端子26侧的电压。另外，在本实施例中，B端口 41、V端口 41、以及V com端口 43中的每一个被提供 有电压转换电路39，然而，本发明不限于此，并且可以通过一个A/D端口利用诸如多路器的 模拟电压开关进行检测。CPU 19与对应于(η)个FET 32的(η)个第一 LED 44相连接，以控制第一 LED 44 的闪烁。例如，由于诸如电线15的绝缘涂层(未示出)的老化，导致比用于FET 32的损坏 防止的阈值电流小但是比正常通电时的电流大的电流可以流动，简言之，可能出现所谓的 层短路。在这样的情况下，在电线15中流动的电流大于阈值电流，并且因此CPU 19没有将 断开命令信号输出到FET 32。作为相对大的电流持续地在电线15中流动的结果，从芯线 (未示出)产生的热留在电线15中，并且可能引起电线15的绝缘涂层的退化。考虑前述，在本实施例中，分支路径21与二极管元件D电气地连接从而能够传递 热。这允许分支路径21的温度和二极管元件D的温度变得几乎相同。结果，通过检测二极 管元件D的输入/输出端子25和26之间的电压下降值的温度变化能够计算分支路径21 的温度。当二极管元件D的温度超过阈值时，CPU 19执行接通/断开的处理，诸如将断开 命令信号输出到FET 32。结果，能够抑制在层短路时电线15产生烟。如下，描述接通/断开的处理。在电连接盒10中，CPU 19控制并且执行接通/断 开的下述处理。图4是示出接通/断开的处理的内容的流程图。在开始接通/断开的处理之后，CPU 19从第一(SlOl)到第(i)个器件36i (S102) 顺序地判断接通信号是否输入。当从器件36i输入接通信号时，CPU 19从非易失性存储器 35获得与第(i)个FET 32 相对应的异常标志i (S103)。当异常标志i是“0” (S104 否) 时，CPU 19将接通命令信号输出到FET 32i。因此，CPU 19在FET 32i中的漏极31和源极 30之间通电并且将电源提供给与FET 32 中的漏极31相连接的负载LiMi或者多个负载 LiMl0接下来，在步骤S106中，CPU 19从Bi端口获得FET 32 中的源极30侧的电压。 CPU 19还从Vi端口获得二极管元件Dil或者iMi的输入端子25侧的电压。并且，CPU 19 从V com端口 43获得二极管元件Dil或者DiMi的输出端子26侧的复合电压。在这里，如果在任何导电路径21中出现层短路，那么导电路径21的温度上升。然 后，与其它二极管元件D相比，与具有出现的层短路的导电路径21相连接的二极管元件D 的温度上升得更高。这引起电压下降值减少，并且因此比其它的二极管元件D中的电流大 的电流在具有出现的层短路的导电路径21相连接的二极管元件D中流动。因此，作为多个 二极管元件D的复合电压，与具有出现层短路的导电路径21相连接的二极管元件D的电压 下降值变得占支配地位。接下来，CPU 19从ROM 33获得温度电压数据(S107)。CPU 19计算二极管元件D 的输入/输出端子25和26之间的电压下降值。然后，CPU 19基于被施加给二极管元件D中的输入端子25的电压和温度电压数据来修改输入/输出端子25和26之间的电压下降值。此时，CPU 19用作控制装置。CPU 19基于修改后的电压下降值来计算二极管元件D的温度(S108)。区别于复合电压，CPU 19判断二极管元件D的温度是否超过阈值(S109)。换言之， 当二极管元件的电压下降值(或者，修改后的电压下降值)小于规定的阈值时CPU 19判断 二极管元件D的温度已经超过阈值。此时，CPU 19用作判断装置。当二极管元件D的温度 超过阈值(S109:是)时，CPU 19将断开命令信号输出到FET 32i(S115)。此时，CPU 19用 作控制装置。如上所述，在复合电压中，与具有出现的层短路的导电路径21相连接的二极 管元件D的电压下降值占支配地位。因此，CPU 19能够判断与具有出现的层短路的导电路 径21相连接的二极管元件D的温度是否超过阈值。接下来，CPU 19将“1”记录在非易失性存储器35中的第⑴个异常标志中 (S116)0然后，通过点亮第⑴个第一 LED 44i，CPU 19通知用户在与FET 32i相连接的导 电路径中出现异常(S117)。CPU 19重复上述处理直到它达到第(η)个器件36n(S113 否，S114)。在从第一 器件36开始重复上述处理之前(SlOl)，CPU 19对第(η)个器件36η执行上述处理(S113 是)。当二极管元件D的温度没有超过阈值(S109 否)时，CPU 19将非易失性存储器 35中的异常标志设置为“0”(SllO)。接下来，CPU 19判断是否将断开信号从第(i)个器件36i输入到FET 32i，并且如 果是(S111，是)，那么将断开命令信号输出到FET 32i。因此CPU 19使与FET 32i相连接 的负载LiMi或者负载LiMl断开。接下来，CPU 19执行S113和S114中的处理，然后重复 上述处理直到第(η)个器件36，并且然后，再次从第一器件36开始重复上述处理。另外，当没有从器件36 输入接通信号(S102 否)时，CPU 19执行S113和S114， 然后等待直到从器件36i输入接通信号。另外，当在S 104中异常标志i是“1”(是)时，CPU 19通过执行S116将异常信 息写入非易失性存储器35中，并且通过执行S117点亮第(i)个第一 LED 44i。后续的处理 与上面的相同。用于检测温度的元件和CPU 19通常通过从元件引出的两个导线相互连接。根据 本实施例，二极管元件D与分支路径21和与CPU 19相连接的信号导电路径28相连接。因 此，分支路径21能够用作二极管元件D中的一个导线，并且因此简化电连接盒10的构造。另外，在本实施例中，二极管元件D被安装在电路板12上并且被连接至形成在此 电路板12上的基板侧导电路径18 (分支路径21)。这能够简化电连接盒10的构造。并且，在本实施例中，多个负载L与每个FET 32相连接。因此，一个FET 32能够 控制多个负载L的接通/断开，并且因此实现成本减少。另外，如图5中所示，二极管元件D的输入/输出端子25和26之间的电压下降值 根据被施加给二极管元件D的输入端子25的电压而变化。考虑此点，本实施例被构造为指 示电压下降值与温度之间的关系的温度电压数据被记录在ROM 33中。基于此温度电压数 据，即使当要被施加给二极管元件D的输入端子25的电压改变时，也能够修改二极管元件 D的输入/输出端子25和26之间的电压下降值，并且因此能够实现精确的温度测量。
另外，如图5中所示，具有PN结的二极管元件D的电压下降值相对于温度相对线 性地变化，从而能够在较广泛的温度范围内进行精确的判断。在本实施例中，狭窄部24被提供在二极管元件D的附近。狭窄部24被构造为与 其它的基板侧导电路径18相比较容易产生热。因此，当例如出现层短路时，狭窄部24的温 度比其它部分的温度高。狭窄部24被布置在二极管元件D的附近，从而二极管元件D能够 确定地检测短路的出现。当多个负载L与一个FET 32相连接时，通过将电阻串联地连接至负载L并且测量 在电阻中流动的电流可以检测在负载L中流动的过电流。然而，在上述方法中，需要将电阻与每个负载L相连接。当相对大的电流在负载中 流动时，电阻的成本变得相对高。这会引起成本增加。另外，即使在正常时间，电流在与负载L串联地连接的电阻中流动，并且因此使得 在电阻中消耗应被施加给负载L的电功率。这可以引起功率损失。在本实施例中，以重叠在基板侧导电路径18上的方式布置二极管元件D，从而测 量与温度变化相关联的二极管元件D的电压下降，并且因此检测在负载L中流动的过电流。 由于不需要使用相对昂贵的电阻，因此这能够实现成本减少。另外，如图3中所示，二极管元件D与负载L并行地连接在一起，从而能够抑制应 被提供给负载L的功率的损失。<实施例2>如下，参考图6至图8描述本发明的实施例2。在本实施例中，如图6中所示，诸如 例如FET的开关元件S被布置在每个二极管元件D和连接点42之间。CPU 19通过将接通命令信号和断开命令信号输出到开关元件S来选择性地与多 个二极管元件D中的任何一个相连接。接通命令信号和断开命令信号与选择信号相对应。另外，CPU 19与被提供为对应于所有的二极管元件D的多个第二 LED 46相连接。 CPU 19控制第二 LED 46的点亮。除了上述之外的构造几乎与第一实施例相同，并且因此，相同的标记被分配给相 同的组件以省略各自的描述。图7是根据实施例2的接通/断开的处理的主要流程图。在开始接通/断开的处 理时，CPU 19首先执行初始处理(S201)。图8示出初始处理的流程图。CPU 19执行从S221到S227的处理，以将断开命令 信号输出到所有的开关元件S。另外，CPU 19断开所有的开关元件S。接下来，CPU 19执行与图4中的从SlOl到S105相同的处理。当异常标志是 “0” (S104 否)时，CPU 19将接通命令信号输出到FET32i (S105)。接下来，CPU 19将接通命令信号从第一个开始顺序地输出到与FET 32 相连接的 开关元件Sij(S202)。从而二极管元件Dij (j是自然数)与CPU 19选择性地连接。接下来，CPU 19执行与图4中的从S106到S107相同的处理。CPU19基于修改后 的电压下降值计算二极管元件Dij的温度(S204)。CPU 19判断二极管元件Dij的温度是否超过阈值(S205)。此时，CPU 19用作判断 装置。当二极管元件Dij的温度超过阈值(S205 是)时，CPU 19执行与图4中的从S115 到Sl 17相同的处理。
接下来，CPU 19点亮第二 LED 46ij。这允许CPU 19通知用户哪个与分支路径21相连接的二极管元件Dij具有在分支路径21中出现的异常。CPU 19重复上述处理直到它到达第(η)个器件36n(S113 否，S114)。在从第一 器件36开始重复上述处理之前(SlOl)，CPU 19对第(η)个器件36η执行上述处理(S113 是)。当二极管元件Dij的温度没有超过阈值(S205 否)时，CPU 19将断开命令信号输 出到开关元件Si j。从而CPU 19切断二极管元件Dij和CPU 19之间的电气连接。接下来，CPU 19对与FET 32 相连接的从Sll到SiMi的开关元件执行上述处理 (S207, S208)。在对开关元件SiMi执行上述处理(S207 是)时，CPU 19执行与图4中的从SllO 到S 112相同的处理。接下来，CPU 19执行图4中的S113和S114中的处理，然后重复上 述处理直到它达到第(η)个器件36，并且然后，从第一器件36开始再次重复上述处理。另外，当在S104中异常标志i是“ 1”(是)时，CPU 19通过执行S116将异常信息 写入非易失性存储器35，并且通过执行S117点亮第(i)个第一 LED 44i。后续的处理与上 述相同。在本实施例中，将CPU 19与多个二极管元件Dij中的任何一个相连接并且顺序地 判断所述二极管元件Dij的电压下降值是否大于阈值允许对多个导电路径21中的哪个具 有出现的层短路进行判断。〈实施例3>如下，参考图9和图10描述本发明的实施例3。在本实施例中，如图9中所示，与 每个二极管元件D的下游侧中的端子相连接的信号导电路径28通过电压转换电路39与被 提供在CPU 19中的VD端口 50相连接。VD端口 50被提供为对应于每个二极管元件D。具 体地，第(i)个FETi的下游侧中的并且与第(Mi)个基板侧导电路径18相连接的二极管元 件DiMi与VD端口 50iMi相连接。每个VD端口 50具有A/D转换功能。这允许CPU 19获 得二极管元件D的输出端子26侧的电压。除了上述之外的构造几乎与实施例2的相同，并且因此，相同的标记被分配给相 同的组件以省略重复的描述。图10是根据实施例3的接通/断开的处理的主要流程图。在开始接通/断开的 处理时，CPU 19执行与图7中的从SlOl至S202相同的处理。接下来，在步骤S301中，CPU 19从Bi端口获得FET 32i中的源极30侧的电压。并且，CPU 19从Vi端口获得二极管元 件DiMi或者二极管元件Dil的输入端子25侧的电压。并且，CPU 19从每个VD端口 50iMi 获得二极管元件DnMn或者二极管元件Dll的每个输出端子26侧的电压。接下来，CPU 19执行与图7中的从S107至S205相同的处理。当二极管元件Dij 的温度超过阈值(S205 是)时，CPU 19执行与图7中的从Sl 15到S209相同的处理。CPU 19重复上述处理直到它达到第(η)个器件36n(S113 否，S114)。在从第一 器件36开始重复上述处理(SlOl)之前，CPU 19对第(η)个器件36η执行上述处理(S113 : 是)。当二极管元件Dij的温度没有超过阈值(S205 否)时，CPU 19对与FET 32i相连 接的从Dil到DiMi的二极管元件执行上述处理(S207，S208)。
在对二极管元件DiMi执行上述处理(S207 是)时，CPU 19执行与图7中的从 SllO到S1112相同的处理。接下来，CPU 19执行图7中的S113和S114中的处理，然后重 复上述处理直到它达到第(η)个器件36，并且然后，从第一器件36开始再次重复上述处理。在本实施例中，能够省略与每个二极管元件D相连接的开关元件S。这实现了成本的进一步减少。〈其它实施例〉在上面参考附图描述了本发明的实施例，要理解的是，本发明不限于精确的实施 例，并且例如如下的实施例能够处于本发明的范围内。(1)在本实施例中，二极管元件D被用作半导体元件，然而，本发明不限于此，并且 可以采用诸如齐纳二极管和晶体管的具有PN结的任何任意的半导体元件。另外，当使用齐 纳二极管时，可以在与从分支路径21朝着信号导电路径28前进的方向相反的方向上连接 齐纳二极管。至于晶体管，例如，可以判断基极与发射极之间的电压Vbe是否大于阈值。(2)在本实施例中，导电路径具有多个分支路径21，然而，本发明不限于此，并且 一个半导体开关元件和一个负载L可以通过半导体元件可与其连接的一个导电路径连接。(3)在本实施例中，包括被提供有示出要被施加给二极管元件D的输入端子25的 电压与输入/输出端子25和26之间的电压下降值之间的关系的温度电压数据的ROM 33， 然而，本发明不限于此。当例如要从恒压电路施加给二极管元件D的输入端子25的电压保 持恒定时，电压下降值的修改是不必要的，并且可以不是必须地进行基于温度电压数据的 修改。(4)电路保护器包括电连接盒，并且此外，更广范围的器件。电路保护器可以不具 有壳体11。在本实施例中，根据本发明的电路保护器被应用于要被安装在车辆中的电连接 盒，然而，本发明不限于此，并且根据本发明的电路保护器可以被应用于任何电路。(5)在本实施例中，使用模制封装型二极管元件D，然而，可以使用裸芯片型二极 管元件D。与模制封装型二极管相比较，由于裸芯片型二极管容易吸收来自于外部的热所以 是优选的。(6)在本实施例中，二极管元件D包括两个二极管29，然而，本发明不限于此，并且 二极管元件D可以包括一个或者三个或者更多二极管29。(7)在本实施例中，CPU 19用作判断装置，然而，本发明不限于此，并且可以通过 模拟比较器构造判断装置。(8)在本实施例中，二极管元件D与负载L并行地连接在一起，然而，本发明不限于 此，并且二极管元件D可以与负载L串联地连接在一起，二极管元件D的两端被提供有用于 检测电压的分支路径，并且分支路径可以与CPU 19相连接。
权利要求
一种电路保护器，包括半导体开关元件，所述半导体开关元件用于与电源相连接；导电路径，所述导电路径与所述半导体开关元件相连接并且连接所述半导体开关元件和负载，半导体元件，所述半导体元件与所述导电路径相电气地连接以传递热并且具有PN结，判断装置，所述判断装置用于判断所述半导体元件的输入/输出端子之间的电压下降值是否大于阈值；以及控制装置，所述控制装置用于如果通过所述判断装置判断所述电压下降值小于阈值，则将断开命令信号输出到所述半导体开关元件。
2.根据权利要求1所述的电路保护器，其中所述导电路径包括被分支为多个的分支路径，多个分支路径分别与所述负载和所述半导体元件相连接，所述判断装置判断多个半导体元件的输入/输出端子之间的电压下降值中的任何一 个是否大于所述阈值，并且当所述判断装置判断多个半导体元件的输入/输出端子之间的 所述电压下降值中的任何一个小于所述阈值时所述控制装置将断开命令信号输出到所述 半导体开关元件。
3.根据权利要求2所述的电路保护器，其中开关元件被布置在多个半导体元件和所述 判断装置之间，所述开关元件用于在接收从所述控制装置输出的选择信号时选择性地连接 多个半导体元件中的任何一个和所述判断装置。
4.根据权利要求1至3中的任何一个所述的电路保护器，包括存储器装置，所述存储 器装置记录示出要被施加给所述半导体元件的输入端子的电压和所述半导体元件的输入/ 输出端子之间的电压下降值之间的关系的数据，其中所述控制装置基于被施加给所述半导体元件的输入端子的电压和所述数据修改 所述半导体元件的输入/输出端子之间的电压下降值然后将修改后的电压下降值输出到 所述判断装置，所述判断装置判断修改后的电压下降值是否大于阈值，并且当通过所述判断装置判断修改后的电压下降值小于所述阈值时所述控制装置将断开 命令信号输出到所述半导体开关元件。
5.根据权利要求1至4中的任何一项所述的电路保护器，其中所述半导体元件与所述 负载并行地连接在一起。
6.一种电连接盒，包括半导体开关元件，所述半导体开关元件用于与电源相连接；导电路径，所述导电路径与所述半导体开关元件相连接并且连接所述半导体开关元件 和负载，半导体元件，所述半导体元件与所述导电路径相电气地连接以传递热并且具有PN结，判断装置，所述判断装置用于判断所述半导体元件的输入/输出端子之间的电压下降 值是否大于阈值；以及控制装置，所述控制装置用于如果通过所述判断装置判断所述电压下降值小于阈值， 则将断开命令信号输出到所述半导体开关元件。
7.根据权利要求6所述的电连接盒，其中所述导电路径包括被分支成多个的分支路径，多个分支路径分别与所述负载和所述半导体元件相连接，所述判断装置判断多个半导体元件的输入/输出端子之间的电压下降值中的任何一 个是否大于所述阈值，并且当所述判断装置判断多个半导体元件的输入/输出端子之间的 所述电压下降值中的任何一个小于所述阈值时所述控制装置将断开命令信号输出到所述 半导体开关元件。
8.根据权利要求7所述的电连接盒，其中开关元件被布置在多个半导体元件和所述判 断装置之间，所述开关元件用于在接收从所述控制装置输出的选择信号时选择性地连接多 个半导体元件中的任何一个和所述判断装置。
9.根据权利要求6至8中的任何一个所述的电连接盒，包括存储器装置，所述存储器装 置记录示出要被施加给所述半导体元件的输入端子的电压和所述半导体元件的输入/输 出端子之间的电压下降值之间的关系的数据，其中所述控制装置基于被施加给所述半导体元件的输入端子的电压和所述数据修改 所述半导体元件的输入/输出端子之间的电压下降值然后将修改后的电压下降值输出到 所述判断装置，所述判断装置判断修改后的电压下降值是否大于阈值，并且当通过所述判断装置判断修改后的电压下降值小于所述阈值时所述控制装置将断开 命令信号输出到所述半导体开关元件。
10.根据权利要求6至9中的任何一项所述的电路保护器，其中所述半导体元件与所述 负载并行地连接在一起。
11.根据权利要求6至10中的任何一项所述的电连接盒，其中所述半导体元件被安装在电路板中，所述导电路径包括通过印刷布线技术形成在所述电路板上的基板侧半导体元件，并且所述半导体元件与所述基板侧导电路径相连接。
12.根据权利要求11所述的电连接盒，其中比所述基板侧导电路径中的其它部分更容 易产生热的容易产生热的组件形成在与所述半导体元件相连接的部分附近的所述基板侧 导电路径中。
全文摘要
电连接盒10包括FET 32，该FET 32用于与电源B连接；基板侧导电路径18，该基板侧导电路径18与FET 32相连接并且连接FET 32和负载L；二极管元件D，该二极管元件D与基板侧导电路径18电气地连接以传递热并且具有PN结；以及CPU 19，该CPU 19用于判断二极管元件D的输入/输出端子25和26之间的电压下降值是否大于阈值并且如果判断电压下降值小于阈值，则将断开命令信号传递给FET 32。
文档编号H02H3/087GK101816107SQ20088011029
公开日2010年8月25日 申请日期2008年10月7日 优先权日2007年10月9日
发明者樋口丰, 高桥成治, 高阪光昭 申请人:株式会社自动网络技术研究所;住友电装株式会社;住友电气工业株式会社