升压电路的制作方法

专利名称：升压电路的制作方法
技术领域：
本发明涉及一种升压电路。
背景技术：
通常，在利用诸如电池的低电压电源操作的电子设备中使用了各 种升压电路。升压电路将输入低电压电源升压到使电子设备能够正确 地操作的电压。对于此种升压电路，存在由多个二极管和电容器组成 并且在半导体集成电路中广泛使用的电荷泵电路。
图9示出电荷泵升压电路1。如图9中所示，升压电路1包括二极 管Dl至D5和电容器C1至C5。电容器C1至C5的一端被分别连接至 节点al至a5。控制信号Sl被输入至电容器Cl和C3的另一端。控制 信号S2被输入至电容器C2和C4的另一端。电容器C5的另一端被连 接至接地电势GND。
参考图10解释升压电路1的操作。图10是示出升压电路1的操 作的时序图。如图10中所示，控制信号S1和S2的电势以预定的频率 重复成为电源电压VDD和接地电势GND。但是，在控制信号Sl和S2 之间电源电压VDD和接地电势GND的时间段不同。
从时间tl至t2控制信号Sl处于接地电势GND。这时，电容器 Cl被用从电源电压VDD流动通过二极管Dl的电流充电。这时充电电 压即节点al的电压被表示为VDD-VF，VF表示二极管D1的前向压降。
接下来，从时间t2到t3控制信号Sl处于电源电压VDD。这时， 电容器C1的另一个端的电势变为电源电压VDD。因此，电容器C1的一端的电势即节点al的电势增加到2VDD-VF。这时控制信号S2的电 势是接地电势GND。因此，电容器C2被用流过二极管D2的电流充电。 这时，充电电压即节点al的电压被表示为VDD-VF， VF表示二极管 Dl的前向压降。
从时间t3到t4控制信号S2处于电源电压VDD。这时，电容器 C2的另一端的电势变为电源电压VDD。因此，电容器C2的一端的电 势即节点a2的电势增加到3VDD-2VF。通过与上述相类似的操作充电 电容器C3至C5。然后，节点a3至a5的电势还增加大于前级的节点 的电压。最终，是输出电压Vout的节点a5的电压变为5VDD-5VF。
如上所述，能够通过相对简单的电路构造实现电荷泵升压电路1。 升压电路1具有能够通过调整电路级数容易地获得所想要的电压的优 点。但是，升压电路1还具有下述缺点，因为一级仅能够升压VDD-VF， 因此如果诸如电池的输入电源电压VDD较低则需要更多级。
在日本未经审査的专利申请公开2003-45193中公布了解决此种问 题的技术。在图11中示出了在日本未经审查的专利申请公开 2003-45193中公布的升压电路2。如图11中所示，升压电路2包括 MOSFET Ql至Q5、电容器Cl至C5、以及反相器INV1和INV2。 MOSFET Ql至Q5是二极管接法晶体管，其中漏极和栅极被分别连接。 因此，MOSFET Ql至Q5以与图9中的二极管Dl至D5相类似的方式 工作。控制信号S2和S1被分别地输入至反相器INV1和INV2。反相 器INV1和INV2将控制信号S3和S4输出至电容器C3和C4的另一 端，其中控制信号S3和S4是控制信号S2和Sl的反转信号。此外， 反相器INV1的电源电压是节点al的电压，并且反相器INV2的电源 电压是节点a2的电压。
参考图12解释升压电路2的操作。图12是示出升压电路2的操 作的时序图。基本操作与图10中的相同。但是，通过控制信号S4和S3以高于电源电压VDD的电压驱动电容器C3和C4。在下面描述了 其理由。首先，控制信号S3使用节点al的电势作为反相器INV1的电 源电压。因此，控制信号S3切换成电压2VDD-VDS和接地电压GND。 类似地，控制信号S4使用节点a2的电势作为反相器INVl的电源电压。 因此，控制信号S4切换成电压3VDD-2VDS和接地电压GND。在这里 "VDS"表示二极管接法M0SFETQ1至Q5的漏极和源极之间的电压。 因此，VDS的值通常是等于MOSFET的阈值电压，大约为0.5V至1.5V。
结果，节点a5的电势即输出电压Vout被表示为8VDD-8VDS。即， 当图10中的"VF"和上述"VDS"是相同的值时，升压电路2的输出 电压Vout是要比升压电路1的输出电压Vout高3VDD-3VDS的量的电压。

发明内容
但是，在日本未经审查的专利申请公开2003-45193中公布的升压 电路2中，每个电容器的充电电压被减少了二极管接法的MOSFET的 压降的量。因此，如果被用作电源的电池的电压与上述VDS几乎相同， 那么一级仅能升压小的电压，从而为了获得想要的电压要求有许多级D 与相比较，本发明已经发现随着升压电路1的问题带来的电路尺寸增 加的问题。
本发明的实施例的第一示例性方面是升压电路，该升压电路包括 第一电容器件和开关，该开关响应于第一控制信号使第一节点与第一
电容器件的一端导通或者非导通。升压电路将被施加于第一节点的电 压施加于第一电容器件的一端并且根据被施加于第一节点的电压充电 第一电容器件，并且其后响应于第二控制信号升压第一电容器件的一 端的电势，其中第二控制信号被施加于被充电的第一电容器件的另一端。
根据本发明，如果为了充电第一电容器件而将被施加于第一节点的电压施加于第一电容器件的一端，那么经由切换导通或者非导通状 态的开关充电第一电容器件。因此，为第一电容器件充电的充电电压 将不会由于二极管中的压降等等而减少。这使得能够减少升压电路的 级而获得所想要的输出电压。
本发明使得能够抑制增加电路尺寸。


结合附图，根据某些示例性实施例的以下描述，以上和其它示例 性方面、优点和特征将更加明显，其中
图l是根据本发明的第一示例性实施例的升压电路的构造的示例； 图2是根据本发明的第一示例性实施例的控制信号的生成电路的
示例；
图3是根据本发明的第一示例性实施例的升压电路的操作的时序
图4是根据本发明的第二示例性实施例的升压电路的构造的示例； 图5是根据本发明的第二示例性实施例的升压电路的操作的时序
图6是根据本发明的第三示例性实施例的升压电路的构造的示例； 图7是根据本发明的第三示例性实施例的升压电路的操作的时序
图8是根据本发明的第三示例性实施例的升压电路的构造的示例； 图9是现有技术的升压电路的构造的示例； 图IO是现有技术的升压电路的操作的时序图； 图11是现有技术的升压电路的构造的示例；以及 图12是现有技术的升压电路的操作的时序图。
具体实施例方式
第一示例性实施例
参考附图在下文中详细地描述本发明的第一示例性实施例。在图1中示出了根据本实施例的升压电路100的构造的示例。如图1中所示， 升压电路100包括电容器件C1至C5、 二极管D2至D5、控制信号生 成电路110、以及开关lll。开关111包括PM0S晶体管QP1。
至于PMOS晶体管QP1，漏极被连接至电源电压端VDD，源极被 连接至节点al，并且栅极被连接至节点bl。
二极管D2至D5中的每一个包括前向压降VF。至于二极管D2， 阳极被连接至节点al并且阴极被连接至节点a2。至于二极管D3，阳 极被连接至节点a2并且阴极被连接至节点a3。至于二极管D4，阳极 被连接至节点a3并且阴极被连接至节点a4。至于二极管D5，阳极被 连接至节点a4并且阴极被连接至输出端Vout。注意的是，电源电压端 VDD提供电源电压VDD。为了方便，输出端"Vout"的代码表示端子 的名称和输出端的电势。
控制信号生成电路110包括PMOS晶体管QP2和NMOS晶体管 QN2。PMOS晶体管QP2和NMOS晶体管QN2组成反相器。至于PMOS 晶体管QP2，源极被连接至节点al并且漏极被连接至节点bl。至于 NMOS晶体管QN2，源极被连接至接地电压端GND，并且漏极被连接 至节点bl。注意的是，接地电压端GND提供接地电压GND。控制信 号S2被输入至PMOS晶体管QP2和NMOS晶体管QN2的栅极。由 PMOS晶体管QP2和NMOS晶体管QN2组成的反相器输入控制信号 S2并且将控制信号S3输出至节点bl。反相器以节点al的电势作为电 源电压进行操作。
至于电容器件C1， 一端被连接至节点al，并且控制信号S1被输 入至另一端。至于电容器件C2， 一端被连接至节点a2，并且控制信号 S2被输入至另一端。至于电容器件C3， 一端被连接至节点a3，并且另 一端被连接至节点M。因此，控制信号S3被输入至电容器件C3的另 一端。至于电容器件C4， 一端被连接至节点a4，并且控制信号S2被输入至另一端。至于电容器件C5， 一端被连接至输出端Vout，并且另 一端被连接至接地电压端GND。
图2示出生成控制信号Sl和S2的基本控制信号生成电路101的 示例。如图2中所示，基本控制信号生成电路101包括振荡器102、以 及反相器INV1和INV2。振荡器102输出预定频率的时钟信号。反相 器INV1反转和缓冲来自于振荡器102的输出时钟信号。反相器INV2 反转和缓冲控制信号Sl。如上所述，通过反相器INV1和INV2缓冲控 制信号Sl和S2。因此，能够完全地驱动电容负载即控制信号Sl和S2 的目的地。此外，控制信号Sl和S2的电势电平以预定频率重复接地 电压GND和电源电压VDD。控制信号Sl和S2是接地电压GND和电 源电压VDD的时段的时序彼此不同的反相信号。注意的是，只要电路 能够获得上述控制信号Sl和S2，基本控制信号生成电路101的构造可 以不同于图2中所示的电路构造。
参考附图详细地解释升压电路100的操作。在图3中示出根据本 实施例的升压电路100的操作的时序图的示例。注意的是，电容器件 Cl至C5被假定为在充电时被完全充电。
如图3中所示，在从时间tl至t2的时段中控制信号Sl处于接地 电压GND。这时，控制信号S2变为电源电压VDD。因此，在控制信 号生成电路110中，PMOS晶体管QP2被截止并且NMOS晶体管QN2 被导通。因此，控制信号S3变成接地电压GND。
随着控制信号S3处于接地电压GND， PMOS晶体管QP1也被导 通。因此，使电源电压端VDD和节点al即电容器件C1的一端导通。 另一方面，随着控制信号Sl被输入至电容器件Cl的另一端，在从时 间tl至t2的时段中施加接地电压GND。因此，两端之间的电势差是 VDD并且对电容器件Cl充电与电势差相对应的电荷。接下来，在时间t2控制信号Sl变为电源电压VDD。随着控制信 号Sl变为电源电压VDD，节点al的电势增加到2VDD。但是，在控 制信号生成电路110中，同时导通PMOS晶体管QP2并且截止NMOS 晶体管QN2。因此，使节点al和节点bl导通，成为相同的电势，即 2VDD。因此，PMOS晶体管QP1被截止。然后，通过二极管D2，电 流从具有被增加到2VDD的电势的节点al流到电容器件C2的一端(节 点a2)。用该电流充电电容器件C2。在从时间t2到t3的时段中控制 信号S2处于接地电压GND。因此，根据节点a2的电势和接地电压GND 之间的电势差充电电容器件C2。此外，节点a2的电势是通过从节点 al的电势2VDD中减去二极管D2的前向压降VF而计算的电势。从上 述说明中，用两端的2VDD-VF的电势差充电电容器件C2。
电容器件C3和C4的充电电压即节点a3和a4的电势也通过类似 的操作增加。但是，至于电容器件C3，另一端被连接至节点bl并且控 制信号S3被输入至此。在下文中描述了电容器件C3的升压电压即节 点a3的电势。
在时间t3控制信号S2变为电源电压VDD。电容器件C2的另一 端的电势增加了电源电压VDD的量。因此电容器件C2的一端即节点 a2的电势从2VDD-VF增加到3VDD-VF。另一方面，在控制信号生成 电路110中，PMOS晶体管QP2被截止并且NMOS晶体管QN2被导 通。因此，是节点bl的电势的控制信号S3变为接地电压GND。因此， 通过二极管D3电流从具有被增加到3VDD-VF的电势的节点a2流到电 容器件C3的一端(节点a3)。然后，电容器件C3被充电。注意的是， 用通过减去二极管D3的压降VF而计算的3VDD-2VF的电势差充电电 容器件C3。
接下来，在时间t4控制信号S2变为接地电势GND。因此，在控 制信号生成电路110中，PMOS晶体管QP2被导通并且NMOS晶体管 QN2被截止。如上所述，使节点al和bl导通，从而电容器件C3的另一端的电势增加到2VDD。这使电容器件C3的一端即节点a3的电势 增加到5VDD-2VF。以与电容器件C2相类似的方式操作电容器件C4。 因此，在这里省略了操作的详细解释。
因此，输出端Vout的电势Vout将会是6VDD-4VF。电容器件C5 的另一端被连接至接地电压GND。不管升压操作如何，电容器件C5 作为平滑电容器操作。
如上所述，第一示例性实施例的升压电路100使用PMOS晶体管 QP1作为开关。与图9中所示的现有技术的升压电路1相比，这使得 能够将输出电压Vout升压是二极管的压降的压降VF的量。此外，是 控制信号生成电路100的输出的控制信号S3被施加于电容器件C3的 另一端以驱动电容器件C3。这使得能够将节点a3升压大于升压电路1 的VDD的量。因此，能够获得提高了总计VDD+VF的量的输出电压 Vout。相反地，为了升压到所想要的输出电压电路要求比升压电路1 更少的级，从而实现电路的小型化。
在具体的示例中，假设VDD是2V，则升压电路1的电势Vout 能够达到5X2.0-5X0.6=7V。但是，图1的升压电路100的电势Vout 能够达到6X2.0-4X0.6二9.6V，即在相同级数的情况下提高了 2.6V。如 果想要的输出电压是7V，那么升压电路1要求5级的电荷泵电路。在 升压电路100中，能够省略在图1中示出的二极管D4和电容器件C4。 即使在这样的情况下，也能够获得5Vdd-3VF=8.2V的电压，从而实现 减少电路器件的数量并且增加输出电压。
注意的是，如果通过除了 VDD之外的另外的高压驱动控制信号 S1和S2，则因为控制信号S3变得较高，因此能够获得相同的效果。
此外，在图11的升压电路2中，输出电压是8VDD-8VDS。因 ， 如果电源电压VDD几乎与VDS相同，那么输出电压不能被升压或者能够被升压极其小的电压。即使在这样的情况下；升压电路100能够 确4呆达至IJ 6VDD-4VF (VF=VDS)的升压电压。
假定上述电容器件C1至C5的静电电容值比输出电流大很多。例 如，如果电容器件C1至C5由多层陶瓷电容器等等组成，则电容器件 的尺寸几乎与大约从lpF至1000pF的静电电容值相同。因此，能够使 用具有比输出电流大很多的静电电容值的电容器件。但是，为了通过 包括电容装置的半导体集成电路的一个芯片实现本发明的升压电路 100，电容装置的静电电容值很大地影响芯片的面积。这要求根据输出 设置最小的静电电容值。
在下文中，在通过半导体集成电路的一个芯片实现升压电路100 的情况和现有技术的升压电路1之间，对电容装置的静电电容值进.行 比较。注意的是，最后级电容器件C5是平滑电容器，因此使用除了电 容器件C5之外的电容器件的总电容进行比较。为了方便，电容器件的 代码"C1"至"C4"表示元件名称和它们的静电电容。
在升压电路1中，假设根据输出电容器件的最小的静电电容是 Cm，可以说Cl=C2=C3=C4=Cm。因此电容器件的总电容是4Cm。另 一方面，在本发明的升压电路100中，可以说C2=C3=C4=Cm。但是 Cl被要求用于充电C3和C2，即Cl=C2+C3=2Cm。因此电容器件的总 电容是Cl+C2+C3+C4=5Cm。因此，在本发明的升压电路100中，与 现有技术的升压电路1相比较，电容器件的总电容增加了 Cm的量。因 此，为了具有与升压电路l相同的静电电容，必须移除一级。但是，
如上所述，即使移除了一级，本发明的升压电路100能够达到提高了 2VF的输出电压。因此，为了避免芯片尺寸的增加，能够通过移除一 级解决上述问题。如上所述，即使当企图通过半导体集成电路实现本 发明时，能够实现诸如较高的输出电压和减少的芯片面积的效果。
第二示例性实施例参考附图详细地描述本发明的第二示例性实施例。在图4中示出
了根据本实施例的升压电路200的构造的示例。如图4中所示，升压 电路200包括电容器件Cl至C5、 二极管D3-D5、控制信号生成电路 110和120、以及开关111和121。在图4中，通过与图1中的相同或 者相似的附图标记来表示与图1中相同或者相似的组件。与第一示例 性实施例的不同之处在于增加了控制信号生成电路120并且用开关121 替代了二极管D2。因此，在第二示例性实施例的说明中仅描述这些不 同。
控制信号生成电路120包括PMOS晶体管QP4和NMOS晶体管 QN4。PMOS晶体管QP4和NMOS晶体管QN4组成反相器。至于PMOS 晶体管QP4，源极被连接至节点a2并且漏极被连接至节点b2。至于 NMOS晶体管QN4,源极被连接至接地电压端GND并且漏极被连接至 节点b2。控制信号S3被输入至PMOS晶体管QP4和NMOS晶体管 QN4的栅极。由PMOS晶体管QP4和NMOS晶体管QN4组成的反相 器，输入控制信号S3并且将控制信号S4输出至节点b2。该反相器以 节点a2的电势作为电源电压而操作。此外，节点b2与电容器件C4的 另一端连接。即，控制信号S4被输入至电容器件C4的另一端。
开关121包括PMOS晶体管QP3。至于PMOS晶体管QP3,漏极被 连接至节点al，源极被连接至节点a2，并且栅极被连接至节点b2。艮P ， 控制信号S4也被输入至PMOS晶体管QP3的栅极。
在下文中，参考附图详细地解释升压电路200的操作。在图5中 示出根据第二示例性实施例的升压电路200的操作的时序图的示例。 通过升压电路200的操作与在第一示例性实施例中解释的升压电路100 的操作基本上相同。因此，在这里仅描述了与第一示例性实施例的不 同。
如图5中所示，例如，在从时间t2至t3的时段中从控制信号生成电路110输出的控制信号S3的电势是2VDD。因此，在控制信号生成 电路120中，PMOS晶体管QP4被截止并且NMOS晶体管QN4被导 通。因此，从控制信号生成电路120输出的控制信号S4变为接地电势 GND。此外，随着控制信号S4变为接地电势GND， PMOS晶体管QP3 被导通以使节点al和a2导通。另一方面，随着控制信号S3变为2VDD， PMOS晶体管QP1被截止，从而阻断电源电压端VDD和节点al。因 此，通过PMOS晶体管QP3电流从具有被增加到2VDD的电势的节点 al流到电容器件C2的另一端(节点a2)。然后，电容器件C2被充电。 用升压电路200中的PMOS晶体管QP3替换升压电路100中的二极管 D2。因此，移除了二极管的前向压降VF。因此，用2VDD的电势差充 电电容器件C2。然后，在时间t3控制信号S2变为VDD并且节点a2 增加到3VDD。后面的操作与第一示例性实施例的相同。
电容器件C4的另一端被连接至节点b2。如上所述，在从时间t2 到t3的时段中控制信号S4处于接地电势GND。因此，电容器件C4 的另一端的电势也是接地电势GND。这时，节点a3的电势已经被增加 到5VDD-VF。通过二极管D4电流从节点a3流到电容器件C4的另一 端(节点a4)。然后，用两端的电势差5VDD-2VF充电电容器件C4。
接下来，在时间t3控制信号S3变为2VDD。因此PMOS晶体管 QP4被导通并且NMOS晶体管QN4被截止。因此，使节点a2和b2导 通并且控制信号S4变为3VDD。因此，电容器件C4的另一端增加到 3VDD。这将电容器件C4的一端即节点a4的电势增加到8VDD-2VF。 然后，充电作为平滑电容器的电容器件C5。因此，输出端Vout的电势 Vout将会是8VDD-3VF的电势。
如上所述，在第二示例性实施例的升压电路200中，用PMOS晶 体管QP3替换了根据第一示例性实施例的升压电路100的二极管D2。 该PMOS晶体管QP3被用作开关。这能够移除升压电路100中的二极 管的前向压降VF，从而增加输出电压Vout。此外，控制信号生成电路120的控制信号S4被连接至电容器件C4的另一端以驱动电容器件C4。 因此，与升压电路100相比较，节点a4能够被升压2VDD的量。结果， 输出电压Vout能够是8VDD-3VF。因此，与升压电路100相比较能够 获得总共提高了 2VDD+VF的输出电压Vout。这也表示升压电路200 能够获得比参考图11解释的现有技术的升压电路2高的输出电压Vout (其中VF=VDS)。
第三示例性实施例
参考附图详细地描述了本发明的第三示例性实施例。在图6中示 出了根据本实施例的升压电路300的构造的示例。如图6中所示，升 压电路300包括电容器件Cl至C5、控制信号生成电路110至150、以 及开关111至151。在图6中，通过与图2中的相同或者相似的附图标 记来表示与图2中相同或者相似的组件。与第二示例性实施例的不同 之处在于增加了控制信号生成电路130至150并且用开关131至151 替换了二极管D3至D5。因此，在第三示例性实施例的解释中仅描述 这些不同。
控制信号生成电路130包括PMOS晶体管QP6和NMOS晶体管 QN6。PMOS晶体管QP6和NMOS晶体管QN6组成反相器。至于PMOS 晶体管QP6,源极被连接至节点a3并且漏极被连接至节点b3。至于 NMOS晶体管QN6,源极被连接至接地电压端GND并且漏极被连接至 节点b3。控制信号S4被输入至PMOS晶体管QP6和NMOS晶体管 QN6的栅极。由PMOS晶体管QP6和NMOS晶体管QN6组成的反相 器，输入控制信号S4并且将控制信号S5输出至节点b3。该反相器以 节点a3的电势作为电源电压而操作。
控制信号生成电路140包括PMOS晶体管QP8和NMOS晶体管 QN8。PMOS晶体管QP8和NMOS晶体管QN8组成反相器。至于PMOS 晶体管QP8,源极被连接至节点a4并且漏极被连接至节点b4。至于 NMOS晶体管QN8,源极被连接至接地电压端GND并且漏极被连接至节点b4。控制信号S5被输入至PMOS晶体管QP8和NMOS晶体管 QN8的栅极。由PMOS晶体管QP8和NMOS晶体管QN8组成的反相 器，输入控制信号S5并且将控制信号S6输出至节点b4。该反相器以 节点a4的电势作为电源电压而操作。
控制信号生成电路150包括PMOS晶体管QP10和NMOS晶体管 QNIO。 PMOS晶体管QP10和NMOS晶体管QN10组成反相器。至于 PMOS晶体管QP10,源极被连接至输出端Vout并且漏极被连接至节点 b5。至于NMOS晶体管QN10,源极被连接至接地电压端GND并且漏极 被连接至节点b5。控制信号S6被输入至PMOS晶体管QP10和NMOS 晶体管QN10的栅极。由PMOS晶体管QP10和NMOS晶体管QN10 组成的反相器，输入控制信号S6且将控制信号S7输出至节点b5。该 反相器以输出端Vout的电势作为电源电压而操作。
开关131包括PMOS晶体管QP5。至于PMOS晶体管QP5，漏极
被连接至节点a2，源极被连接至节点a3，并且栅极被连接至节点b3。 即，控制信号S5被输入至PMOS晶体管QP5的栅极。
开关141包括PMOS晶体管QP7。至于PMOS晶体管QP7，漏极 被连接至节点a4，源极被连接至节点a4，并且栅极被连接至节点b4。 即，控制信号S6被输入至PMOS晶体管QP7的栅极。
开关151包括PMOS晶体管QP9。至于PMOS晶体管QP9，漏极 被连接至节点a4，源极被连接至输出端Vout，并且栅极被连接至节点 b5。即，控制信号S7被输入至PMOS晶体管QP9的栅极。
参考附图详细地解释升压电路300的操作。在图7中示出根据第 三示例性实施例的升压电路300的操作的时序图的示例。升压电路300 的操作与在第二示例性实施例中解释的升压电路200的操作基本上相 同。因此，在这里仅描述了与第二示例性实施例的不同。在图7中，省略了控制信号S5至S7的描述 这是因为控制信号S5至S7没有特 别地涉及用于电容器件的驱动电压并且控制信号S5至S7仅用于控制 PMOS晶体管QP5至QP9的导通/截止。因此，可以从替代节点a3和 a4的电源电压端VDD和输出端Vout提供控制信号生成电路130、 140 以及150中的反相器的电源电压。
如图7中所示，升压电路300的操作与升压电路200的操作基本 上相同。但是，在升压电路300中，用PMOS晶体管QP5、 QP7、以 及QP9而不是二极管D3至D5充电电容器件C3至C5。这防止了在充 电电压中由于二极管产生压降。因此，升压电路300能够消除由于二 极管导致的对节点a3和a4的升压电压的压降的影响。因此，输出电压 Vout能够为8VDD。这表示升压电路300能够获得高于升压电路200 的输出电压Vout。
本发明不限于上述实施例，而是可以在不脱离本发明的范围和精 神的情况下进行修改。例如，尽管上述示例性实施例中的PMOS晶体 管用于开关，但是可以替代地使用NMOS晶体管。但是在这样的情况 下，必须以控制信号的逻辑被反转的方式来构造电路。此外，MOS晶 体管可以由双极晶体管组成。
此外，升压级的数量不限于上述示例性实施例中的五级，而是可 以增加或者减少级。例如，在图8中示出具有增加的级数的示例性实 施例作为升压电路400。在第一示例性实施例的升压电路IOO之外，升 压电路400还包括被连接在节点a4和二极管D5之间的二极管D6。此 外，电容器件C6被连接至存在于二极管D6和D5之间的节点(节点 a6)和节点bl之间。至于电容器件C6， 一端被连接至节点a6并且另 一端被连接至节点bl。
因此，在升压节点a6时，即当2VDD的控制信号S3被施加于电 容器件C6的另一端时，升压电路400将节点a6的电势升压了 2VDD的量。因此，升压节点a6时的升压电压是8VDD-4VF。结果，升压电 路400能够获得8VDD-5VF作为输出电压Vout。
这样，与升压电路100相比较，升压电路400具有用于升压电压 的额外的级。升压电路400以与对于节点a3相同的方式使用控制信号 S3升压节点a6。因此，尽管升压级数增加，但是输出电压Vout能够 高于升压电路100。为了使用现有技术的升压电路1获得相同的输出电 压Vout，要求有比升压电路400多许多的级。这表示本实施例的升压 电路400使得能够在小电路尺寸的情况下获得高的升压电压。
为了进一步增加要升压的级数，与电容装置C6 —样，控制信号 S3可以施加于被连接至从节点a3开始的偶数编号的级的每个节点的电 容器件的另一端。上述节点a6的级数是从节点a3开始的第二级。此外， 要使用控制信号a3用于升压多个节点的构造也能够被应用于第二示例 性实施例。例如，在具有增加的级数的升压电路200中，控制信号S3 被施加于被连接至从节点a3开始的偶数编号的级的节点的电容器件的 另一端。此外，控制信号S4可以被施加于被连接至从节点a4开始的 偶数编号的级的节点的电容器件的另一端。
虽然已经就若干示例性实施例描述了本发明，但是本领域的技术 人员将理解本发明可以在权利要求的精神和范围内进行各种修改的实 践，并且本发明并不限于上述的示例。
此外，权利要求的范围受到上述的示例性实施例的限制。
此外，应当注意的是，申请人意在涵盖所有权利要求要素的等同 形式，即使在后期的审查过程中对权利要求进行过修改亦是如此。
本领域的技术人员能够根据需要组合第一、第二以及第三示例性 实施例。
权利要求
1.一种升压电路，包括第一电容器件，和开关，所述开关响应于第一控制信号使第一节点和所述第一电容器件的一端导通或者非导通，其中所述升压电路将被施加于所述第一节点的电压施加于所述第一电容器件的所述一端并且根据被施加于所述第一节点的电压充电所述第一电容器件，并且其后响应于第二控制信号升压所述第一电容器件的所述一端的电势，所述第二控制信号被施加于被充电的第一电容器件的另一端。
2. 根据权利要求1所述的升压电路，其中所述开关是将所述第一 控制信号输入至控制端的晶体管。
3. 根据权利要求l所述的升压电路，其中如果所述开关是非导通的，那么响应于所述第二控制信号升压所述被充电的第一电容器件的 所述一端，并且根据被升压的第一电容器件的所述一端的电压充电第二电容器件。
4. 根据权利要求3所述的升压电路，其中根据所述被升压的第一 电容器件的所述一端的电压充电所述第二电容器件，所述电压被施加于所述第二电容器件的一端，并且其后响应于第三控制信号升压所述第二电容器件的所述一端的电 势，所述第三控制信号被施加于被充电的第二电容器件的另一端。
5. 根据权利要求4所述的升压电路，进一步包括由第一、第二以及第m电容器件表示的m个电容器件，所述各电 容器件具有被顺序地连接的一端以及被输入有控制信号的另一端，其中m是大于或者等于3的自然数，其中所述第一控制信号被施加于所述m个电容器件当中的第 (2n+l)电容器件的另一端，其中n是自然数。
6. 根据权利要求5所述的升压电路，其中所述第一控制信号被施 加于多个第(2n+l)电容器件的另一端，其中n是自然数。
7. 根据权利要求5所述的升压电路，进一步包括生成所述第一控 制信号的控制信号生成电路；其中如果第(2n+l)电容器件的所述一端的电势被升压，那么所 述控制信号生成电路采用所述第一控制信号的电势作为被升压的第一 电容器件的所述一端的电压，其中n是自然数。
8. 根据权利要求7所述的升压电路，其中所述控制信号生成电路 由具有作为所述第一电容器件的所述一端的电势的高电势电源电压和作为接地电压的低电势电源电压的反相器组成。
9. 根据权利要求4所述的升压电路，其中所述升压电路进一步包括由第一、第二以及第m电容器件表示的m个电容器件，所述各电容器件具有被顺序地连接的一端以及被输入有控制信号的另一端，其 中m是大于或者等于3的自然数；并且第k控制信号生成电路，所述第k控制信号生成电路将第k控制 信号施加于所述m个电容器件当中的第n电容器件的另一端，其中k 是大于或者等于4的自然数并且n是大于或者等于3的自然数。
10. 根据权利要求9所述的升压电路，其中如果第(n-2)电容器 件的所述一端的电势被升压，那么所述第k控制信号生成电路采用所 述第k控制信号的电势作为所述第(n-2)电容器件的所述一端的电势， 其中k是大于或者等于4的自然数并且n是大于或者等于3的自然数。
11. 根据权利要求IO所述的升压电路，其中所述第k控制信号生成电路由具有作为所述第(n-2)电容器件的所述一端的电势的高电势 电源电压和作为接地电压的低电势电源电压的反相器组成，其中k是 大于或者等于4的自然数并且n是大于或者等于3的自然数。
12. 根据权利要求1所述的升压电路，其中通过半导体集成电路 的一个芯片实现所述升压电路。
全文摘要
本发明提供了一种升压电路。升压电路包括第一电容器件和开关，该开关响应于第一控制信号使第一节点和第一电容器件的一端导通或者非导通。升压电路将被施加于第一节点的电压施加于第一电容器件的一端并且根据被施加于第一节点的电压充电第一电容器件，并且其后响应于第二控制信号升压第一电容器件的一端的电势，其中第二控制信号被施加于被充电的第一电容器件的另一端。
文档编号H02M3/155GK101610029SQ20091014964
公开日2009年12月23日 申请日期2009年6月17日 优先权日2008年6月17日
发明者本多悠里, 藤田裕司 申请人:恩益禧电子股份有限公司