专利名称：一种电流采样电路的制作方法
技术领域：
本发明属于芯片设计技术领域，尤其涉及一种电流采样电路设计。
背景技术：
开关电源是利用现代电力电子技术，通过控制开关管通断的时间比率来维持输出 电压稳定的一种电源。如何对开关电源芯片进行简单、准确、快速地采样，关系到整个开关 电源芯片性能的好坏。目前，开关电源中常用的电流采样方法有电阻采样、磁采样、MOSFET 采样等。在介绍电流采样电路在前，先对NMOS管漏极电流进行说明工作在线性区的NMOS
fF厂/\ 1 厂
管漏极电流为/ = ^Cffic γ (Vgs-Vth)Vds--Vds2，μ n为电子的迁移率，C。x为单位面积
的栅氧化层电容，W为栅的宽度，L为栅的长度，Ves为栅源两极之间的电压，Vth为NMOS 管的阈值电压，Vds为漏源两极之间的电压，如果，工作在深线性区，其漏极电流表达式为
W /X
I = μβοχ -F1Ji705，电流采样电路，一般用工作在深线性区的NMOS管进行电流采 样。现有的开关电源中主要采用如下两种电流采样电路第一种电流采样电路如图1所示，在此电路中，利用功率管丽1和采样管丽2构成 电流镜，如果功率管丽1的栅的宽长比为(Wzl)1，采样管丽2的栅的宽长比为(W/L)2，在理 想的情况下，丽1管的源极、栅极、漏极电位分别与丽2的源极、栅极、漏极电位相等，采样管
的电流和功率管的电流11(1_之比为常数，一 =，通过调整功率管MNl和采样
ι M臓W/L\
管丽2的宽长比，可以获得所需要的电流采样比。但是这种电路在实际应用时，丽1管的源 极电位和丽2的源极电位并不一定相等，结果造成丽1管和丽2的漏源两极之间的电压也 不相等，进而使得采样管的电流和功率管的电流之比并非为常数，因此采样精度不高，限制 了它的应用。第二种电流采样电路如图2所示，运算放大器AO分别在采样管MN4和功率管丽3 的源极电位进行采样作比较，将比较结果反馈输入到NMOS管MN5的栅极，通过改变NMOS管 丽5的漏源电阻来改变采样管MN4的源极电位，将功率管丽3管和采样管MN4的源极电位钳 位到相等。这样，功率管MN3管和采样管MN2管的栅漏源电位均相等，采样电流精度更高。 但是这种电路结构严格要求功率管MN3的漏源两极之间的电压Vds3和采样管MN4漏源两极 之间的电压Vds4相等，即Vio = Vds4，这样就造成这种电流采样电路在具体的电路应用中有 一定的局限性。
发明内容
本发明的目的是为了解决现有的电流采样电路存在的问题，提出了 一种电流采样
3电路。为了实现上述目的，本发明的技术方案是一种电流采样电路，包括第一 NMOS管， 第二 NMOS管，第三NMOS管，第一电阻，其特征在于，还包括第一单端输出运算放大器，第二 单端输出运算放大器，第三单端输出运算放大器，第一双端输出运算放大器，第二双端输出 运算放大器，第一乘法器，第二乘法器；其中，第一 NMOS管的栅极分别连接到第一单端输出 运算放大器的正输入端、第二单端输出运算放大器的正输入端和第二 NMOS管的栅极，第一 NMOS管的源极分别连接到第一单端输出运算放大器的负输入端、第一乘法器的第二输入端 和第一电阻的一端，第一电阻的另一端接地，第一 NMOS管的漏极分别与第二 NMOS管的漏 极、第一乘法器的第一输入端和第二乘法器的第一输入端相连；第二 NMOS管的源极分别连 接第二单端输出运算放大器负输入端、第二乘法器的第二输入端和第三NMOS管的漏极，第 一单端输出运算放大器的输出端接第一双端输出的运算放大器的正输入端，第一双端输出 的运算放大器的负输入端接外部的基准电压源，外部的基准电压源的大小ai*VTH，其中，B1 是第一单端输出运算放大器的放大增益，第一双端输出的运算放大器的两个输出端分别接 第一乘法器第三、第四输入端，第二单端输出运算放大器的输出端接第二双端输出的运算 放大器的正输入端，第二双端输出的运算放大器的负输入端接外部的基准电压源，外部的 基准电压源的大小 *VTH，其中， 是第二单端输出运算放大器的放大增益，第二双端输出 的运算放大器的两个输出端分别接第二乘法器第三、第四输入端，第一乘法器的输出端接 第三单端输出运算放大器正输入端，第二乘法器的输出端接第三单端输出运算放大器负输 入端，第三单端输出运算放大器输出端接第三NMOS管的栅极，第三NMOS管的源极接地。本发明的有益效果本发明通过采用五个运算放大器和两个乘法器，并利用第三 NMOS管进行负反馈，实现了第一 NMOS管和第二 NMOS管漏源两极之间的电压成比例，在有 效实现电流采样的同时，突破了采样技术中要求功率管和采样管的三端电位完全一致的局 限，相比于传统的电流采样结构，该电路结构的灵活性更大，同时提高了采样电流精度。
图1为传统的一种电流采样电路结构示意图。图2为传统的带负反馈的电流采样电路结构示意图。图3为本发明实施例的电流采样电路结构示意图。图4为本发明实施例的乘法器的具体电路结构示意图。图5为本发明实施例的仿真结果示意图。
具体实施例方式下面结合附图和具体的实施例对本发明作进一步的阐述。本发明实施例的电流采样电路如图3所示，包括第一 NMOS管MN6，第二 NMOS管 MN7，第三NMOS管MN8，第一电阻R4，还包括第一单端输出运算放大器Al，第二单端输出运算 放大器A2，第三单端输出运算放大器A5，第一双端输出运算放大器A3，第二双端输出运算 放大器A4，第一乘法器Bl，第二乘法器B2，第一 NMOS管MN6的栅极分别连接到第一单端输 出运算放大器Al的正输入端、第二单端输出运算放大器A2的正输入端和第二 NMOS管MN7 的栅极，第一 NMOS管MN6的源极分别连接到第一单端输出运算放大器Al的负输入端、第一乘法器Bl的第二输入端和第一电阻R4的一端，第一电阻R4的另一端接地，第一NMOS管MN6 的漏极分别与第二 NMOS管MN7的漏极、第一乘法器Bl的第一输入端和第二乘法器B2的第 一输入端相连；第二 NMOS管丽7的源极分别连接第二单端输出运算放大器A2负输入端、第 二乘法器B2的第二输入端和第三NMOS管MN8的漏极，第一单端输出运算放大器Al的输出 端接第一双端输出的运算放大器A3的正输入端，第一双端输出的运算放大器A3的负输入 端接外部的基准电压源，外部的基准电压源的大小ai*VTH，其中，B1是第一单端输出运算放 大器Al的放大增益，第一双端输出的运算放大器A3的两个输出端分别接第一乘法器Bl第 三、第四输入端，第二单端输出运算放大器A2的输出端接第二双端输出的运算放大器A4的 正输入端，第二双端输出的运算放大器A4的负输入端接外部的基准电压源，外部的基准电 压源的大小a2*VTH，其中， 是第二双端输出运算放大器A4的放大增益，第二双端输出的运 算放大器A4的两个输出端分别接第二乘法器B2第三、第四输入端，第一乘法器Bl的输出 端接第三单端输出运算放大器A5正输入端，第二乘法器B2的输出端接第三单端输出运算 放大器A5负输入端，第三单端输出运算放大器A5输出端接第三NMOS管MN8的栅极，第三 NMOS管MN8的源极接地。这里的第一 NMOS管MN6为功率管，第二 NMOS管MN7为采样管，这里所述的NMOS 管型号和性能完全相同，Vth为NMOS管的阈值电压。这里，第一 NMOS管MN6，第二 NMOS管丽7，第一单端输出运算放大器Al，第二单端 输出运算放大器A2，第三单端输出运算放大器A5，第一双端输出运算放大器A3，第二双端 输出运算放大器A4为本领域技术人员的公知常识，在此不再进行详细阐述。第一乘法器Bl和第二乘法器B2的结构相同，如图4所示，它由两级构成，第一级 为吉尔伯特单元，由 NMOS 管 MN9，NMOS 管 MN10，NMOS 管 MNll，NMOS 管 MN12，NMOS 管 MN13， NMOS管MN14，NMOS管MN15，电阻R6，电阻R7组成，可以实现乘法功能；第二级由PMOS管 MPl，PMOS管MP2，匪OS管MN16，匪OS管丽17组成，实现双端输出转变为单端输出。该电路的连接关系为NM0S管MN9的栅极作为乘法器的第一对输入Vinl的第一 输入端，接NMOS管MNlO的栅极，NMOS管MN9的源极分别接NMOS管MN12的源极、NMOS管 MNl3的漏极，NMOS管MN9的漏极分别接电阻R6的一端、NMOS管MNl 1的漏极和NMOS管MN16 的栅极，电阻R6的另一端接外部电源VCC，NM0S管丽10的栅极分别接NMOS管丽12的漏极 和电阻R7的一端，电阻R7的另一端接外部电源VCC，NMOS管丽11的栅极作为乘法器的第 一对输入Vinl的第二输入端，分别接NMOS管丽12的栅极、NMOS管丽17的栅极，NMOS管 丽11的源极分别接丽10的源极、NMOS管丽14的漏极，丽13的栅极作为乘法器的第二对 输入Vin2的第一输入端，丽13的源极分别接NMOS管丽14的源极、NMOS管丽15的漏极， NMOS管MN14的栅极作为乘法器的第二对输入Vin2的第二输入端，NMOS管MN15的源极接 地，NMOS管丽15的栅极分别接PMOS管MPl的栅极、PMOS管MPl的漏极、PMOS管MP2的栅 极，PMOS管MPl的源极接外部电源VCC，并与PMOS管MP2的源极相连接，PMOS管MP2的漏 极分别接匪OS管丽17的漏极，NMOS管丽17的源极分别接匪OS管丽16的源极和地，PMOS 管MP2的漏极即为乘法器的输出端V0UT。这里第一对输入Vinl和第二对输入Vin2构成了乘法器的四个输入端，分别作为
乘法器的第一、第二、第三和第四输入端。上述电路通过合理选取管子，调整参数，可以实现输出电压等于两项输入电压的乘积，即有Vot = Vinl*Vin2，这里“合理选取管子，调整参数”属于本领域的公知常识，在此 不再进行详细描述。在图3中，第一单端输出运算放大器Al的正输入端接第一 NMOS管MN6管的栅 极，负输入端第一接NMOS管MN6的源极，输入为源极栅极电压之差&A，输出为，再与 aiVTH做比较，将差值巧A输入到第一双端输出运算放大器A3，其输出接第一乘法 器Bl的两个输入端，第一乘法器Bl的另外两个输入端分别接第一 NMOS管ΜΝ6管的漏极和 源极，其差值为&Α，第一乘法器Bl的输出为巧-VmYu^，a3为第一双端输出运算 放大器A3的放大增益。第二单端输出运算放大器A2的正输入端接第二 NMOS管丽7管的栅极，负输入端 接第二NMOS管MN7的源极，输入为源极栅极电压之差Ia，输出为&「97，再与 VTI^比较，
将差值-Fm)输入双端输出运算放大器A4，其输出接第二乘法器B2的两个输入端，
第二乘法器B2的另外两个输入端分别接第二 NMOS管MN7管的漏极和源极，其差值为&A，
第二乘法器B2的输出为-Pm ， 为第二双端输出运算放大器Α4的放大增
权利要求
1.一种电流采样电路，包括第一 NMOS管，第二 NMOS管，第三NMOS管，第一电阻，其特征 在于，还包括第一单端输出运算放大器，第二单端输出运算放大器，第三单端输出运算放大 器，第一双端输出运算放大器，第二双端输出运算放大器，第一乘法器，第二乘法器；其中， 第一 NMOS管的栅极分别连接到第一单端输出运算放大器的正输入端、第二单端输出运算 放大器的正输入端和第二 NMOS管的栅极，第一 NMOS管的源极分别连接到第一单端输出运 算放大器的负输入端、第一乘法器的第二输入端和第一电阻的一端，第一电阻的另一端接 地，第一 NMOS管的漏极分别与第二 NMOS管的漏极、第一乘法器的第一输入端和第二乘法器 的第一输入端相连；第二 NMOS管的源极分别连接第二单端输出运算放大器负输入端、第二 乘法器的第二输入端和第三NMOS管的漏极，第一单端输出运算放大器的输出端接第一双 端输出的运算放大器的正输入端，第一双端输出的运算放大器的负输入端接外部的基准电 压源，外部的基准电压源的大小&1*νΤΗ，其中， 是第一单端输出运算放大器的放大增益，第 一双端输出的运算放大器的两个输出端分别接第一乘法器第三、第四输入端，第二单端输 出运算放大器的输出端接第二双端输出的运算放大器的正输入端，第二双端输出的运算放 大器的负输入端接外部的基准电压源，外部的基准电压源的大小 *VTH，其中， 是第二单 端输出运算放大器的放大增益，第二双端输出的运算放大器的两个输出端分别接第二乘法 器第三、第四输入端，第一乘法器的输出端接第三单端输出运算放大器正输入端，第二乘法 器的输出端接第三单端输出运算放大器负输入端，第三单端输出运算放大器输出端接第三 匪OS管的栅极，第三NMOS管的源极接地。
2.根据权利要求1所述的电流采样电路，其特征在于，所述第一乘法器和所述第二乘 法器的结构相同，由两级构成，第一级为吉尔伯特单元，由NMOS管MN9，NMOS管MN10，NMOS 管 MNl 1，NMOS 管 MN12，NMOS 管 MN13，NMOS 管 MN14，NMOS 管 MN15，电阻 R6，电阻 R7 组成，可 以实现乘法功能；第二级由PMOS管MPl，PMOS管MP2，NMOS管MN16，NMOS管MN17组成，实 现双端输出转变为单端输出，具体连接关系如下NMOS管MN9的栅极作为乘法器的第一对输入Vinl的第一输入端，连接到NMOS管MNlO 的栅极，匪OS管丽9的源极分别接匪OS管丽12的源极、NMOS管丽13的漏极，匪OS管丽9 的漏极分别接电阻R6的一端、NMOS管丽11的漏极和NMOS管丽16的栅极，电阻R6的另一 端接外部电源，NMOS管丽10的栅极分别接NMOS管丽12的漏极和电阻R7的一端，电阻R7 的另一端接外部电源，NMOS管MNll的栅极作为乘法器的第一对输入Vinl的第二输入端，分 别接NMOS管MN12的栅极、匪OS管丽17的栅极，匪OS管丽11的源极分别接NMOS管MNlO的 源极、NMOS管MN14的漏极，NMOS管MN13的栅极作为乘法器的第二对输入Vin2的第一输入 端，NMOS管丽13的源极分别接匪OS管丽14的源极、NMOS管丽15的漏极，NMOS管丽14的 栅极作为乘法器的第二对输入Vin2的第二输入端，NMOS管MN15的源极接地，NMOS管MN15 的栅极分别接PMOS管MPl的栅极、PMOS管MPl的漏极、PMOS管MP2的栅极，PMOS管MPl的 源极接外部电源，并与PMOS管MP2的源极相连接，PMOS管MP2的漏极分别接NMOS管丽17 的漏极，NMOS管丽17的源极分别接匪OS管丽16的源极和地，PMOS管MP2的漏极即为乘法 器的输出端。
全文摘要
本发明公开了一种电流采样电路，包括第一NMOS管，第二NMOS管，第三NMOS管，第一电阻，其特征在于，还包括第一单端输出运算放大器，第二单端输出运算放大器，第三单端输出运算放大器，第一双端输出运算放大器，第二双端输出运算放大器，第一乘法器，第二乘法器。本发明通过采用五个运算放大器和两个乘法器，并利用第三NMOS管进行负反馈，实现了第一NMOS管和第二NMOS管漏源两极之间的电压成比例，突破了采样技术中要求功率管和采样管的三端电位完全一致的局限，相比于传统的电流采样结构，该电路结构的灵活性更大，同时提高了采样电流精度。
文档编号H02M3/157GK102097939SQ20111005203
公开日2011年6月15日 申请日期2011年3月4日 优先权日2011年3月4日
发明者吴琼乐, 方健, 杨毓俊, 柏文斌, 王泽华, 管超, 陈吕赟, 黎俐 申请人:电子科技大学