专利名称：用于从负载电容电路释放电压的系统和方法
用于从负载电容电路释放电压的系统和方法背景领域各种实施方式涉及到电子电路，并且特别地涉及到用于从负载电容电路释放电压的电路、系统和方法。相关技术描述当今的高电压放电电路使用多个电流源或者选通电阻器来释放电压。需要多个电流源或者选通电阻器，因为负载电容可能根据芯片执行的操作而变化。每个电流源需要单独的调谐，其依赖于负载电容。在先前的放电电路，电流源或者选通电阻器的大小必须被调整以适应被放电的电容性负载的大小。在非易失性存储器的情况下，根据执行的高电压操作以及存储器件的大小，电容性负载将是不同的。高电压操作是有区别的，因为存储器阵列的不同部件对于不同的操作(例如，编程和擦除)以高电压被供给能量。每个高电压操作需要不同大小的电流源或者选通电阻器，并且这消耗额外的电路面积。电容性负载的精确值可能不被充分获知，直到电路设计完成。因此，不同的电容型负载需要耗时的调谐，这通常发生接近在设计方案的结束处。阵列尺寸的变化意为没有附加调谐的电路再使用也是受限的。改变电介质厚度的工艺变化将改变负载电容，并因此将改变放电电压转换速率。放电电压转换速率对避免被称为“双极快速反回”的现象是重要的，该现象可以导致电子电路中的闩锁。附图简述为了令本发明的优势将被容易地理解，对以上简短描述的本发明的更特定的描述将通过参考在附图中示出的具体实施方式
被呈现出来。理解到这些附图描述仅仅是本发明有代表性的实施方式，并且并不因此被认为是对本发明范围的限制，本发明将通过利用附图，以额外的特性和细节被描述和解释，其中:
图1是用于从负载电容电路释放电压的电路的一个实施方式的原理图；图2是用于从负载电容电路释放电压的电路的另一个实施方式的原理图；图3还是用于从负载电容电路释放电压的电路的另一个实施方式的原理图；图4仍然是用于从负载电容电路释放电压的电路的另一个实施方式的原理图；图5是存储器系统的一个实施方式的方框图；以及图6是用于从负载电容电路释放电压的方法的一个实施方式的流程图。附图的详细描述在描述中对“一个实施方式”或者“实施方式”的引用意味着，结合实施方式描述的特定的特征、结构或者特性包含在本发明至少一个实施方式中。在本描述中位于不同位置的短语“在一个实施方式中”并不一定指的是相同的实施方式。在以下的详细描述中，出于解释的目的，为了提供对本应用的主题的彻底的理解而阐述了许多具体细节。然而，对于本领域中的技术人员来说将明显的是，所公开的实施方式、所声明的主题以及它们的等价物可以在没有这些具体细节的情况下被实践。
详细描述包括参考构成详细描述的一部分的附图。附图根据示例性实施方式示出图解。这些在此也可以被称为“实施例”的实施方式被足够详细地描述，以使得本领域中那些技术人员能够实践在此描述的所要求权利的主题的实施方式。实施方式可以被组合，其它实施方式可以被使用，或者可以在不偏离所要求权利的主题的范围和精神下进行结构的、逻辑的和电气的改变。应该理解到，在此描述的实施方式并不意在限制本主题的范围，而是使得本领域中的技术人员能够实践、制造、和/或使用本主题。在此描述的不同实施方式包括放电电路。一个放电电路包括被配置为耦合到电压源的节点、电容器、耦合在节点和电容器之间的源极跟随器器件、以及耦合到电容器的电流源。源极跟随器器件被配置为可切换地将电容器耦合到所述节点，所述电容器被配置为使电压源放电，而所述电流源被配置为使电容器放电。其它的实施方式提供存储器系统。一个存储器系统包括包含高电压的存储器件阵列和耦合到该存储器件阵列的放电电路。放电电路包括被耦合到存储器件阵列的高电压节点、电容器、耦合在高电压节点和电容器之间的源极跟随器器件、以及耦合到电容器的电流源。源极跟随器器件被配置为可切换地将电容器耦合到所述节点，所述电容器被配置为使存储器件阵列放电，而所述电流源被配置为使电容器放电。还提供了用于使存储器件放电的方法。一种方法包括通过耦合到存储器件的电容器从存储器件释放高电压，以及通过耦合到电容器的电流源从电容器释放高电压。这里，电容器被配置为在预定时间范围内从存储器件释放高电压。现在转到附图，图1是用于从负载电容电路释放电压的电路100的一个实施方式的方框图。至少在示出的实施方式中，电路100被配置为释放负高电压。电路100包括高电压开关110，该开关110包括耦合到N沟道金属氧化物半导体场效应晶体管(nMOSFET ) 115的输出端(HVswb )和耦合到nMOSFET 120的输出端(HVsw)。具体地，HVswb被耦合到nMOSFET 115的栅极，而HVsw被耦合到nMOSFET 120的栅极。HVswb和HVsw被配置为分别为nMOSFET 115的栅极和nMOSFET 120的栅极提供逻辑输入。nMOSFET 115的源极被耦合到节点125，节点125被耦合到VNEG，其位于电路100中的最下位置。nMOSFET 115的漏极被耦合到节点130，而nMOSFET 115的块体(bulk)被耦合到VNEG以确保在nMOSFET 115中没有源极-漏极正向偏压。节点125被耦合到表示为电容器135的电压源、负载(C负载)、和/或其它电容型器件。在各种实施方式中，表不为电容器135的电压源、C负载、和/或其它电容型器件包括在大约-4.5伏特到大约-3.0伏特范围内的电压(VNEG)。在一个实施方式中，表示为电容器135的电压源、C负载、和/或其它电容型器件包括大约为-3.5伏特的电压。nMOSFET 120的块体被耦合到VNEG以确保在nMOSFET 120中没有源极-漏极正向偏压。nMOSFET 120的漏极被耦合到节点140，该节点140被耦合到地，而nMOSFET 120的源极被耦合到作为源极跟随器(例如，共漏极放大器)的nMOSFET 145的漏极。nMOSFET 145的源极被耦合到节点125，而nMOSFET 145的块体被耦合到VNEG以确保在nMOSFET 145中没有源极-漏极正向偏压。nMOSFET 145的栅极被耦合到节点150，该节点150被耦合到放电电容器160 (Cdcharge)0电容器160被配置为使表示为电容器135的电压源、C负载、和/或其它电容型器件放电。例如，电容器135可以代表存储器件阵列，而电容器160被配置为在编程和擦除操作期间使存储器件阵列放电。电容器160被耦合到节点165，该节点165被耦合到节点140和P-沟道金属氧化物半导体场效应晶体管(pMOSFET) 170的栅极。pMOSFET 170的源极被耦合到节点130。pMOSFET 170的漏极被耦合到电流源175(Idchg)，该电流源175 (Idchg)被耦合到地并被配置为使电容器160放电。pMOSFET 170的块体被耦合到VPWR以确保在pMOSFET 170中没有源极-漏极正向偏压。电流源175可以是本领域中已知的或者在未来开发出的任意类型的电流源。在一个实施方式中，电流源175是与pMOSFET 170的漏极串联耦合的电阻器。在另一个实施方式中，电流源175是晶体管(例如，nMOSFET)。在各种实施方式中，电路100被配置为在预充电模式和放电模式中操作。在预充电模式中，电路100被配置为使表示为耦合(例如，通过节点125)到电路100的电容器135的电压源、(C负载)、和/或其它电容型器件通过电容器160放电。在放电模式中，电路100被配置为通过电流源175使电容器160放电。在各种实施方式中，电容器160使表不为电容器135的电压源、C负载、和/或其它电容型器件放电的规模和/或速率(例如，速度)可以是重要的。具体地，电容器160包括的充电规模和/或速率可以使得表示为电容器135的电压源、C负载、和/或其它电容型器件被既不太快也不太慢地放电。例如，不太快速地使表示为电容器135的电压源、C负载、和/或其它电容型器件放电可以是重要的，从而避免或者至少减少被称为“双极快速反回”的现象。此外，不太缓慢地使表示为电容器135的电压源、C负载、和/或其它电容型器件放电可以是重要的，从而表示为电容器135的电压源、C负载、和/或其它电容型器件的性能不会受到不利影响。换言之，电容器160包括的充电规模和/或速率可以使得表示为电容器135的电压源、C负载、和/或其它电容型器件在预定时间量内被放电。在一个实施方式中，表不为电容器135的电压源、C负载、和/或其它电容型器件被放电的预定时间量在大约5μ s到大约50 μ s的范围内。换言之，在一个实施方式中，电容器160被配置为花费至少5 μ s但是不多于大约50 μ s来使表不为电容器135的电压源、C负载、和/或其它电容型器件放电。此外，在各种实施方式中，电容器160包括在大约2pF到大约5pF范围内的电容，尽管根据电路100的应用可以使用较大或者较小的电容器。以下对电路100的操作的解释可以有助于理解电路100。然而，电路100的各种实施方式并不局限于以下解释。为了启动预充电模式，高电压开关110通过HVswb提供逻辑高信号(或者1.2伏特信号)到nMOSFET 115，并通过HVsw提供逻辑低信号(或者O伏特信号)到nMOSFET 120。逻辑高信号使nMOSFET 115导通，而电流源175被关断。耦合到节点125的电压泵(参见图5中的电压泵520)施加负电压(VNEG)到电路100，而节点130将遵循这个电压降并保持nMOSFET 145 关断。节点170将放电至在vgnd (O伏特)以上的一个pMOSFET阈值电压左右的电压。此时，pMOSFET 170被偏置在操作的截止区中。在nMOSFETl 15导通且nMOSFET 145关断的情况下，节点130处的电压在VNEG，而电容器155被“预充电”。换言之，pMOSFET 170总是导通的，因而在预充电模式中，放电电流源175 (Idchg)被关断。pMOSFET 170的源极将使电流源175放电，直到它达到在VGND以上的pMOSFET阈值电压，其还可以被接地。此时，pMOSFET 170的V栅极-V源极小于pMOSFET 170的阈值电压,这关断了 pMOSFET 170。nMOSFET 145关断是由于nMOSFET 115导通，并且nMOSFET 145的栅极和源极均被短路(即，V栅极-V源极=0V)，这保证了 nMOSFET 145是关断的。节点125处的电压(VNEG)被泵下至-3.5V，并且电容器155 (Cdchg)被预充电至-3.5V。具体地，电容器155的一个端子在O伏特，而另一端子在-3.5伏特。为了启动放电模式，连接到节点125的电压源被关断。高电压开关110通过HVswb提供逻辑低信号到nMOSFET 115，这关断了 nMOSFET 115，并且通过HVsw提供逻辑高信号到nMOSFET 120。此时，两个节点130和125仍然在-3.5伏特，所以nMOSFET 145仍然是关断的，而nMOSFET 120被导通。放电电流源175接下来被导通。此外，因为nMOSFET 145构成源极跟随器器件，随着节点130通过电流源175放电，VNEG将跟随节点130的放电。虽然在图1中示出的电路100的实施方式被描述为使用MOSFET器件，电路100并不局限于MOSFET器件。S卩，电路100的各种其它实施方式可以使用其它类型的开关、开关器件、和/或晶体管器件(例如，双极面结型晶体管器件、结型栅场效应晶体管器件、绝缘栅双极型晶体管器件等等)。参考图2，图2是用于从负载电容电路释放电压的电路200的一个实施方式的方框图。至少在示出的实施方式中，电路200被配置为释放负高电压。电路200包括高电压开关210，该开关210包括耦合到nMOSFET 215的输出端(HVswb)和耦合到nMOSFET 220的输出端(HVsw)。具体地，HVswb被耦合到nMOSFET 215的栅极，而HVsw被耦合到nMOSFET 220的栅极。HVswb和HVsw被配置为分别为nMOSFET 215的栅极和nMOSFET 220的栅极提供逻辑输入。nMOSFET 215的源极被耦合到节点225，节点225被耦合到VNEG，其位于电路200中的最下位置。nMOSFET 215的漏极被耦合到节点230，而nMOSFET 215的块体被耦合到VNEG以确保在nMOSFET 215中没有源极-漏极正向偏压。节点225被耦合到表示为电容器235的电压源、负载(C负载)、和/或其它电容型器件。在各种实施方式中，表不为电容器235的电压源、C负载、和/或其它电容型器件包括在大约-4.5伏特到大约-3.0伏特范围内的电压(VNEG)。在一个实施方式中，表示为电容器235的电压源、C负载、和/或其它电容型器件包括大约为-3.5伏特的电压。nMOSFET 220的漏极被耦合到节点240，该节点240被耦合到地，而nMOSFET 220的块体被耦合到VNEG以确保在nMOSFET 220中没有源极-漏极正向偏压。nMOSFET 220的源极被耦合到作为源极跟随器(例如，共漏极放大器)的nMOSFET 245的漏极。nMOSFET 245的块体被耦合到VNEG以确保在nMOSFET 245中没有源极-漏极正向偏压。nMOSFET 245的源极被耦合到节点225，而nM0SFET245的栅极被耦合到节点250，该节点250被耦合到电阻器255 (例如，低通滤波器)。电阻器255可以是本领域中已知的或者在未来开发出的任意电阻器件。在各种实施方式中，电阻器255可以包括范围为大约50kΩ到大约500kΩ的阻抗。电阻器255还被耦合到电容器260，该电容器260被耦合到节点265。电容器260被配置为使表示为电容器235的电压源、C负载、和/或其它电容型器件放电。例如，电容器235可以代表存储器件阵列，而电容器260被配置为在编程和擦除操作期间使存储器件阵列放电。节点265被耦合到节点240以及被耦合到pMOSFET 270。具体地，节点265被耦合到pMOSFET 270的栅极。pMOSFET 270的源极被耦合到节点230。pMOSFET 270的漏极被耦合到电流源275(Idchg)，该电流源275 (Idchg)被耦合到地并被配置为使电容器260放电。pMOSFET 270的块体被耦合到VPWR以确保在pMOSFET 270中没有源极-漏极正向偏压。电流源275可以是本领域中已知的或者在未来开发出的任意类型的电流源。在一个实施方式中，电流源275是与pMOSFET 270的漏极串联耦合的电阻器。在另一个实施方式中，电流源275是晶体管(例如，nMOSFET)。在各种实施方式中，电路200被配置为在预充电模式和放电模式中操作。在预充电模式中，电路200被配置为使表示为被耦合(例如，通过节点225)到电路200的电容器235的电压源、(C负载)、和/或其它电容型器件通过电容器260放电。在放电模式中，电路200被配置为通过电流源275使电容器260放电。在各种实施方式中，电容器260使表不为电容器235的电压源、C负载、和/或其它电容型器件放电的规模和/或速率(例如，速度)可以是重要的。具体地，电容器260包括的充电规模和/或速率可以使得表示为电容器235的电压源、C负载、和/或其它电容型器件被既不太快也不太慢地放电。例如，不太快速地使表示为电容器235的电压源、C负载、和/或其它电容型器件放电可以是重要的，从而避免或者至少减少被称为“双极快速反回”的现象。此外，不太缓慢地使表示为电容器235的电压源、C负载、和/或其它电容型器件放电可以是重要的，从而表示为电容器235的电压源、C负载、和/或其它电容型器件的性能不会受到不利影响。换言之，电容器260包括的充电规模和/或速率可以使得表示为电容器235的电压源、C负载、和/或其它电容型器件在预定时间量内被放电。在一个实施方式中，表不为电容器235的电压源、C负载、和/或其它电容型器件被放电的预定时间量在大约5μ s到大约50 μ s的范围内。换言之,在一个实施方式中，电容器260被配置为花费至少5 μ s但是不多于大约50 μ s来使表不为电容器235的电压源、C负载、和/或其它电容型器件放电。此外，在各种实施方式中，电容器260包括大约2pF到大约5pF范围内的电容。以下对电路200的操作的解释可以有助于理解电路200。然而，电路200的各种实施方式并不局限于以下解释。为了启动预充电模式，高电压开关210通过HVswb提供逻辑高信号(或者1.2伏特信号)到nMOSFET 215，并通过HVsw提供逻辑低信号(或者O伏特信号)到nMOSFET 220。逻辑高信号导通nMOSFET 215，而电流源275被关断。耦合到节点225的电压泵(参见图5中的电压泵520)施加负电压(VNEG)到电路200，而节点230将遵循这个电压降并保持nMOSFET245关断。节点270将放电至在vgnd (O伏特)以上的一个pMOSFET阈值电压左右的电压。此时，pMOSFET 270被偏置在操作的截止区中。在nM0SFET215导通且nMOSFET 245关断的情况下，节点230处的电压在VNEG，而电容器255被“预充电”。换言之，pMOSFET 270总是处于导通状态，因而在预充电模式中，放电电流源275(Idchg)被关断。pMOSFET 270的源极将使电流源275放电，直到它达到在VGND以上的pMOSFET阈值电压，其还可以被接地。此时，pMOSFET 270的V栅极-V源极小于pMOSFET270的阈值电压，这关断了 pMOSFET 270。nMOSFET 245关断是由于nMOSFET 215导通，并且nMOSFET 245的栅极和源极均被短路(即，V栅极-V源极=0V)，这保证了 nMOSFET 245是关断的。节点225处的电压(VNEG)被泵下至-3.5V，并且电容器255 (Cdchg)被预充电至-3.5V。具体地，电容器255的一个端子在O伏特，而另一端子在-3.5伏特。为了启动放电模式，连接到节点225的电压源被关断。高电压开关210通过HVswb提供逻辑低信号到nMOSFET 215，这关断了 nMOSFET 215，并且通过HVsw提供逻辑高信号到nMOSFET 220。此时，两个节点230和225仍然在-3.5伏特，所以nMOSFET 245仍然是关断的，而nM0SFET220是导通的。放电电流源275接下来被导通。此外，因为nMOSFET 245构成源极跟随器器件，随着节点230通过电流源275放电，VNEG将跟随节点230的放电。虽然在图2中示出的电路200的实施方式被描述为使用MOSFET器件，电路200并不局限于MOSFET器件。即，电路200的各种其它实施方式可以使用其它类型的开关、开关器件、和/或晶体管器件(例如，双极面结型晶体管器件、结型栅场效应晶体管器件、绝缘栅双极型晶体管器件等等)。现在参考图3，图3是用于从负载电容电路释放电压的电路300的一个实施方式的方框图。至少在示出的实施方式中，电路300被配置为释放正高电压。电路300包括高电压开关310，该开关310包括耦合到(pMOSFET) 315的输出端(HVsw)和耦合到pMOSFET 320的输出端(HVswb)。具体地，HVsw被耦合到pMOSFET 315的栅极，而HVswb被耦合到pM0SFET320的栅极。HVsw和HVswb被配置为分别为pMOSFET 315的栅极和pMOSFET 320的栅极提供逻辑输入。pMOSFET 315的源极被耦合到节点325，节点325被耦合到VP0S，其位于电路300中的最高位置。pMOSFET 315的漏极被耦合到节点330，而pMOSFET 315的块体被耦合到VPOS以确保在pMOSFET 315中没有源极-漏极正向偏压。节点325被耦合到表示为电容器335的电压源、负载(C负载)、和/或其它电容型器件。在各种实施方式中，表不为电容器335的电压源、C负载、和/或其它电容型器件包括在大约1.2伏特到大约4.0伏特范围内的电压(VP0S)。在一个实施方式中，表示为电容器335的电压源、C负载、和/或其它电容型器件包括大约为3.0伏特的电压。pMOSFET 320的漏极被耦合到节点340，该节点340被耦合到地，而pMOSFET 320的块体被耦合到VPOS以确保在pMOSFET 320中没有源极-漏极正向偏压。pMOSFET 320的源极被耦合到作为源极跟随器(例如，共漏极放大器)的pMOSFET 345的漏极。pMOSFET 345的块体被耦合到VPOS以确保在pMOSFET 345中没有源极-漏极正向偏压。pMOSFET 345的源极被耦合到节点325，而pM0SFET345的栅极被耦合到节点350，该节点350被耦合到放电电容器360 (Cdcharge)0电容器360被配置为使表示为电容器335的电压源、C负载、和/或其它电容型器件放电。例如，电容器335可以代表存储器件阵列，而电容器360被配置为在编程和擦除操作期间使存储器件阵列放电。电容器360被耦合到节点365，该节点365被耦合到节点340和nMOSFET 370的栅极。
nMOSFET 370的源极被耦合到节点330。nMOSFET 370的漏极被耦合到电流源375(Idchg)，该电流源375 (Idchg)被耦合到地并被配置为使电容器360放电。nMOSFET 370的块体被耦合到地以确保在nM0SFET370中没有源极-漏极正向偏压。电流源375可以是本领域中已知的或者在未来开发出的任意类型的电流源。在一个实施方式中，电流源375是与nMOSFET 370的漏极串联耦合的电阻器。在另一个实施方式中，电流源375是晶体管(例如，nMOSFET)。在各种实施方式中，电路300被配置为在预充电模式和放电模式中操作。在预充电模式中，电路300被配置为使表示为被耦合(例如，通过节点325)到电路300的电容器335的电压源、(C负载)、和/或其它电容型器件通过电容器360放电。在放电模式中，电路300被配置为通过电流源375使电容器360放电。在各种实施方式中，电容器360使表不为电容器335的电压源、C负载、和/或其它电容型器件放电的规模和/或速率(例如，速度)可以是重要的。具体地，电容器360包括的充电规模和/或速率可以使得表示为电容器335的电压源、C负载、和/或其它电容型器件被既不太快也不太慢地放电。例如，不太快速地使表示为电容器335的电压源、C负载、和/或其它电容型器件放电可以是重要的，从而避免或者至少减少被称为“双极快速反回”的现象。此外，不太缓慢地使表示为电容器335的电压源、C负载、和/或其它电容型器件放电可以是重要的，从而表示为电容器335的电压源、C负载、和/或其它电容型器件的性能不会受到不利影响。换言之，电容器360包括的充电规模大小和/或速率可以使得表示为电容器335的电压源、C负载、和/或其它电容型器件在预定时间量内被放电。在一个实施方式中，表不为电容器335的电压源、C负载、和/或其它电容型器件被放电的预定时间量在大约5 μ s到大约50 μ s的范围内。即,在一个实施方式中，电容器360被配置为花费至少5 μ s但是不多于大约50 μ s来使表不为电容器335的电压源、C负载、和/或其它电容型器件放电。此外，在各种实施方式中，电容器360包括大约2pF到大约5pF范围内的电容。以下对电路300的操作的解释可以有助于理解电路300。然而，电路300的各种实施方式并不局限于以下解释。为了启动预充电模式，高电压开关310通过HVsw提供逻辑低信号(或者O伏特信号)到pMOSFET 315，并通过HVswb提供逻辑高信号(或者1.2伏特信号)到pMOSFET 320。逻辑低信号导通pMOSFET 315，而电流源375被关断。耦合到节点325的电压泵(参见图5中的电压泵520)施加正电压(VPOS)到电路300，而节点330将遵循这个电压增并保持pMOSFET345关断。节点370将充电至在VPWR (1.2伏特)以下的一个pMOSFET阈值电压左右的电压。此时，nMOSFET 370被偏置在操作的截止区中。在pMOSFET 315导通且pMOSFET 345关断的情况下，节点330处的电压在VP0S，而电容器355被“预充电”。换言之，nMOSFET 370总是被导通，因而在预充电模式中，放电电流源375 (Idchg)被关断。nMOSFET 370的源极将使电流源375放电，直到它达到在VPWR以下的nMOSFET阈值电压。此时，nMOSFET 370的V栅极-V源极大于nMOSFET 370的阈值电压，这关断了nMOSFET 370。pMOSFET 345关断是由于pMOSFET 315被导通，并且pMOSFET 345的栅极和源极均被短路(即，V栅极-V源极=1.2V)，这保证了 PM0SFET345是关断的。节点325处的电压(VPOS)被泵上至4.0V,并且电容器355 (Cdchg)被预充电至4.0V。具体地，电容器355的一个端子在O伏特，而另一端子在4.0伏特。为了启动放电模式，连接到节点325的电压源被关断。高电压开关310通过HVsw提供逻辑高信号到pMOSFET 315，这关断了 pMOSFET 315，并且通过HVswb提供逻辑低信号至Ij pMOSFET 320。此时，两个节点330和325仍然在4.0伏特，所以pMOSFET 345仍然是关断的，而PM0SFET320是导通的。放电电流源375接下来被导通。此外，因为pMOSFET 345构成源极跟随器器件，随着节点330通过电流源375放电，VPOS将跟随节点330的放电。虽然在图3中示出的电路300的实施方式被描述为使用MOSFET器件，电路300并不局限于MOSFET器件。即，电路300的各种其它实施方式可以使用其它类型的开关、开关器件、和/或晶体管器件(例如，双极面结型晶体管器件、结型栅场效应晶体管器件、绝缘栅双极型晶体管器件等等)。参考图4，图4是用于从负载电容电路释放电压的电路400的一个实施方式的方框图。至少在示出的实施方式中，电路400被配置为释放正高电压。电路400包括高电压开关410，该开关410包括耦合到(pMOSFET) 415的输出端(HVsw)和耦合到pMOSFET 420的输出端(HVswb)。具体地，HVsw被耦合到pMOSFET 415的栅极，而HVswb被耦合到pM0SFET420的栅极。HVsw和HVswb被配置为分别为pMOSFET 415的栅极和pMOSFET 420的栅极提供逻辑输入。pMOSFET 415的源极被耦合到节点425，节点425被耦合到VP0S，其位于电路400中的最高位置。pMOSFET 415的漏极被耦合到节点430，而pMOSFET 415的块体被耦合到VPOS以确保在pMOSFET 415中没有源极-漏极正向偏压。节点425被耦合到表示为电容器435的电压源、负载(C负载)、和/或其它电容型器件。在各种实施方式中，表不为电容器435的电压源、C负载、和/或其它电容型器件包括在大约1.2伏特到大约4.0伏特范围内的电压(VP0S)。在一个实施方式中，表示为电容器435的电压源、C负载、和/或其它电容型器件包括大约为3.0伏特的电压。pMOSFET 420的漏极被耦合到节点440，该节点440被耦合到VPWR，而pMOSFET420的块体被耦合到VPOS以确保在pMOSFET 420中没有源极-漏极正向偏压。pMOSFET 420的源极被耦合到作为源极跟随器(例如，共漏极放大器)的pMOSFET 445的漏极。pMOSFET 445的块体被耦合到VPOS以确保在pMOSFET 445中没有源极-漏极正向偏压。pMOSFET 445的源极被耦合到节点425，而pM0SFET445的栅极被耦合到节点450，该节点450被耦合到电阻器455 (例如，低通滤波器)。电阻器455可以是本领域中已知的或者在未来开发出的任意电阻器件。在各种实施方式中，电阻器455可以包括范围为大约50k Ω到大约500k Ω的阻抗。电阻器455还被耦合到电容器460，该电容器460被耦合到节点465。电容器460被配置为使表示为电容器435的电压源、C负载、和/或其它电容型器件放电。例如，电容器435可以代表存储器件阵列，而电容器460被配置为在编程和擦除操作期间使存储器件阵列放电。电容器460被耦合到节点465，该节点465被耦合到节点440和nMOSFET 470的栅极。
nMOSFET 470的源极被耦合到节点430。nMOSFET 470的漏极被耦合到电流源475(Idchg)，该电流源475 (Idchg)被耦合到地并被配置为使电容器460放电。nMOSFET 470的块体被耦合到地以确保在PM0SFET470中没有源极-漏极正向偏压。电流源475可以是本领域中已知的或者在未来开发出的任意类型的电流源。在一个实施方式中，电流源475是与nMOSFET 470的漏极串联耦合的电阻器。在另一个实施方式中，电流源475是晶体管(例如，nMOSFET)。在各种实施方式中，电路400被配置为在预充电模式和放电模式中操作。在预充电模式中，电路400被配置为使表示为被耦合(例如，通过节点425)到电路400的电容器435的电压源、(C负载)、和/或其它电容型器件通过电容器460放电。在放电模式中，电路400被配置为通过电流源475使电容器460放电。在各种实施方式中，电容器460使表不为电容器435的电压源、C负载、和/或其它电容型器件放电的规模和/或速率(例如，速度)可以是重要的。具体地，电容器460包括的充电规模和/或速率可以使得表示为电容器435的电压源、C负载、和/或其它电容型器件被既不太快也不太慢地放电。例如，不太快速地使表示为电容器435的电压源、C负载、和/或其它电容型器件放电可以是重要的，从而避免或者至少减少被称为“双极快速反回”的现象。此外，不太缓慢地使表示为电容器435的电压源、C负载、和/或其它电容型器件放电可以是重要的，从而表示为电容器435的电压源、C负载、和/或其它电容型器件的性能不会受到不利影响。换言之，电容器460包括的充电规模和/或速率可以使得表示为电容器435的电压源、C负载、和/或其它电容型器件在预定时间量内被放电。在一个实施方式中，表不为电容器435的电压源、C负载、和/或其它电容型器件被放电的预定时间量在大约5μ s到大约50 μ s的范围内。即，在一个实施方式中，电容器460被配置为花费至少5μ s但是不多于大约50 μ s来使表示为电容器435的电压源、C负载、和/或其它电容型器件放电。此外，在各种实施方式中，电容器460包括在大约2pF到大约5pF范围内的电容。以下对电路400的操作的解释可以有助于理解电路400。然而，电路400的各种实施方式并不局限于以下解释。为了启动预充电模式，高电压开关410通过HVsw提供逻辑低信号(或者O伏特信号)到pMOSFET 415，并通过HVswb提供逻辑高信号(或者1.2伏特信号)到pMOSFET 420。逻辑低信号导通pMOSFET 415，而电流源475被关断。耦合到节点425的电压泵(参见图5中的电压泵520)施加正电压(VPOS)到电路400，而节点430将遵循这个电压增并保持pMOSFET445关断。节点470将充电至在VPWR (1.2伏特)以下的一个pMOSFET阈值电压左右的电压。此时，nMOSFET 470被偏置在操作的截止区中。在pMOSFET 415导通且pMOSFET 445关断的情况下，节点430处的电压在VP0S，而电容器455被“预充电”。换言之，nMOSFET 470总是被导通，因而在预充电模式中，放电电流源475 (Idchg)被关断。nMOSFET 470的源极将使电流源475放电，直到它达到在VPWR以下的nMOSFET阈值电压。此时，nMOSFET 470的V栅极-V源极大于nMOSFET 470的阈值电压，这关断了nMOSFET 470。pMOSFET 445关断是由于pMOSFET 415导通，并且pMOSFET 445的栅极和源极均被短路(即，V栅极-V源极=1.2V)，这保证了 PM0SFET445是关断的。节点425处的电压(VPOS)被泵上至4.0V，并且电容器455 (Cdchg)被预充电至4.0V。具体地，电容器455的一个端子在O伏特，而另一端子在4.0伏特。为了启动放电模式，连接到节点425的电压源被关断。高电压开关410通过HVsw提供逻辑高信号到pMOSFET 415，这关断了 pMOSFET 415，并且通过HVswb提供逻辑低信号至Ij pMOSFET 420。此时，两个节点430和425仍然在4.0伏特，所以pMOSFET 445仍然是关断的，而PM0SFET420被导通。放电电流源475接下来被导通。此外，因为pMOSFET 445构成源极跟随器器件，随着节点430通过电流源475放电，VPOS将跟随节点430的放电。虽然在图4中示出的电路400的实施方式被描述为使用MOSFET器件，电路400并不局限于MOSFET器件。S卩，电路400的各种其它实施方式可以使用其它类型的开关、开关器件、和/或晶体管器件(例如，双极面结型晶体管器件、结型栅场效应晶体管器件、绝缘栅双极型晶体管器件等等)。图5是存储器系统500的一个实施方式的方框图。至少在不出的实施方式中，存储器系统500包括耦合到放电电路530的存储器510和电压泵520，根据在存储器系统500的应用和/或存储器510上使用的电压，该放电电路530可以是电路100、电路200、电路300或者电路400中的任意一个。存储器510可以是本领域中已知的或者在未来开发出的包括存储器件5120的阵列5110的任意存储器。存储器件的阵列5110可以包括适用于存储器系统500的所期望的应用的任何数量的存储器件5120。在一个实施方式中，存储器510包括在大约-4.5伏特到大约-3.0伏特范围内的电压。在另一个实施方式中，存储器510包括在大约1.2伏特到大约4.0伏特范围内的电压。存储器510被配置为在三个操作模式中进行操作。具体地,存储器510被配置为在程序模式、擦除模式和读取模式中进行操作。电压泵520可以是本领域中已知的或者在未来开发出的能够提供电压(例如，VPWR)到放电电路520的任意电压泵。在一个实施方式中，电压泵520被配置为提供1.2伏特到放电电路530。在一个实施方式中，放电电路530被配置为确定存储器510当前在哪个操作模式下进行操作。当放电电路530确定存储器510在程序模式或者在擦除模式下进行操作时，放电电路530被配置为启动预充电模式来从存储器件5120的阵列5110释放电流，如以上参考电路100、电路200、电路300和电路400所描述的。换言之，存储器件5120的阵列5110在上述电路100、电路200、电路330和电路400中分别被表示为电容器135、235、335和435，所述电路在预充电模式操作期间使存储器件5120的阵列5110放电。当放电电路530时确定存储器510在读取模式下进行操作时，放电电路530被配置为关断(例如，不使存储器件5120的阵列5110和/或存储器510放电)。可选择地，当存储器510确定存储器510在读取模式下进行操作时,放电电路530被配置为在放电模式下操作来使其内部电容器(例如，电容器160、电容器260、电容器360和电容器460 )放电。在一个实施方式中，放电电路530被配置为在预定的时间范围内使存储器件5120的阵列5110放电。S卩，放电电路530被配置为使存储器件5120的阵列5110放电，使得存储器件5120的阵列5110如以上所讨论地既不太快速也不太缓慢地被放电，以分别避免“双极快速反回”和性能问题。现在参考图6，图6是用于从负载电容电路释放电压的方法600的一个实施方式的流程图。至少在示出的实施方式中，方法600由确定存储器(例如，存储器510)的操作模式(例如,程序模式、擦除模式和读取模式)开始(块610)。方法600还包括确定存储器是否在程序模式下进行操作(块620)。如果存储器在程序模式下进行操作，方法600包括启动预充电模式(块630 )。如果存储器不是在程序模式下进行操作，方法600包括确定存储器是否在擦除模式下进行操作(块640)。如果存储器在擦除模式下进行操作，方法600包括启动预充电模式(块630 )。在一个实施方式中，预充电模式包括在预定的时间范围内通过电容器(例如，电容器160、电容器260、电容器360和电容器460)使存储器中的存储器件阵列放电，使得存储器件阵列如以上所讨论地既不太快速也不太缓慢地被放电，以分别避免“双极快速反回”和性能问题。在另一个实施方式中，预充电模式包括通过电容器(例如，电容器160、电容器260、电容器360和电容器460)从存储器释放在大约-4.5伏特到大约-3.0伏特范围内的负高电压。在又一另外的实施方式中，预充电模式包括通过电容器(例如，电容器160、电容器260、电容器360和电容器460)从存储器释放在大约1.2伏特到大约4.0伏特范围内的正高电压。方法600还包括启动放电模式来使电容器(块650)放电。在一个实施方式中，电容器通过电流源(例如，电流源175、电流源275、电流源375和电流源475)被放电。在另一个实施方式中，电容器通过耦合到低通滤波器(例如，电阻器260和电阻器460)的电流源(例如，电流源275和电流源475)被放电。如果存储器不是在擦除模式下进行操作，方法600包括确定存储器在读取模式下进行操作并关闭预充电模式(块660)。方法600还包括在块650的放电模式后以及在预充电模式被关闭后再次确定存储器的操作模式(块670)。然而在本发明的前述详细描述中示出了至少一个示范性实施方式，应该认识到存在大量的变化。还应该认识到示范性实施方式或者数个示范性实施方式仅仅是示例，并且并不意在以任意方式限制本发明的范围、适用性或者配置。然而，前述详细的实施方式将为本领域中那些技术人员提供执行本发明示范性实施方式的便捷的方法路径，理解到可以对示例性实施方式中所描述的元件的功能和布置进行多种变化，而不偏离如在所附权利要求和其合法等同物中所阐述的本发明的范围。如本领域中一名普通技术人员将理解到的，本发明的方面可以被具体化为装置、系统或者方法。因此，本发明的方面可以采取完全的硬件实施方式或者硬件和软件方面相结合的实施方式的形式，其在此均可以通常被指为“电路”、“模块”或者“系统”。以上通过参考根据多种实施方式的方法、装置和系统的流程示和/或方框图来对本发明各方面进行描述。将理解到流程示和/或方框图中的每个块以及流程示和/或方框图中块的组合可以由计算机程序指令来实现。这些计算机程序指令可以被提供到通用计算机、专用计算机或者其它可编程数据处理装置的处理器来产生一种机构，使得通过计算机或者其它可编程数据处理装置的处理器执行的指令产生用于执行在流程图和/或方框图块或者数个方框图块中规定的功能/动作的手段。这些计算机程序指令还可以被存放在计算机可读介质中，其可指导计算机、其它可编程数据处理装置、或者其它器件以特定方式运作，使得存储在计算机可读介质中的指令产生包括实现在流程图和/或方框图块或者数个方框图块中规定的功能/动作的指令的制品。计算机程序指令还可以被装载到计算机、其它可编程数据处理装置、或者其它器件上，从而致使一系列操作步骤在计算机、其它可编程装置或者其它器件上被执行，以产生计算机实现过程，使得在计算机或者其它可编程装置上执行的指令提供用于执行在流程图和/或方框图块或者数个方框图块中规定的功能/动作的过程。在以上图中的流程图和方框图示出了根据多种实施方式的装置、系统和方法的可能的实施的架构、功能和操作。就这一点而言，流程图或者方框图中的每个块可以代表代码的模块、段或者部分，其包括用于执行指定逻辑功能的一个或者多个可执行的指令。还应该注意到在一些可选的实施方式中，块中记录的功能可以不按照图中所记录的顺序来发生。例如，事实上，根据涉及的功能，连续示出的两个块可以大体同时被执行，或者有时块可以以反转顺序被执行。还将注意到方框图和/或流程示中的每个块、以及在方框图和/或流程示中块的组合可以由执行指定功能或者动作的基于专用硬件的系统或者专用硬件和计算机指令的组合来实现。虽然详细地示出了一个或者多个实施方式，本领域中的一个普通技能人员将认识至IJ，可以对那些实施方式进行改进和调整，而不偏离以下权利要求中所阐述的各种实施方式范围。
权利要求
1.一种用于释放电压的电路，包括: 节点，其被配置为耦合到电压源； 电容器，其被配置为使所述电压源放电； 共漏极放大器器件，其被耦合在所述节点和所述电容器之间，所述共漏极放大器被配置为可切换地将所述电容器耦合到所述节点；以及 电流源，其被耦合到所述电容器，并被配置为使所述电容器放电。
2.根据权利要求1所述的电路，其中所述电容器在大约2pF到大约5pF的范围内。
3.根据权利要求1所述的电路，还包括串联地耦合在所述电容器和所述共漏极放大器之间的电阻器。
4.根据权利要求1所述的电路，其中所述系统被配置为在预充电模式和放电模式下进行操作。
5.根据权利要求4所述的电路，其中，在所述预充电模式中，所述电容器通过所述源极跟随器器件被耦合到所述节点，并使所述电压源放电。
6.根据权利要求5所述的电路，其中，在所述放电模式中，所述电容器通过所述源极跟随器器件从所述节点被去耦合，并且所述电流源使所述电容器放电。
7.根据权利要求6所述的电路，还包括开关器件，该开关器件被配置为在所述预充电模式和所述放电模式之间切换所述系统。
8.根据权利要求7所述的电路，其中所述开关器件是高电压开关。
9.根据权利要求7所述的电路，还包括: 第一开关，其被耦合在所述节点和所述电容器之间，所述第一开关由所述开关器件控制；以及 第二开关，其被耦合在电流跟随器器件和所述电容器的输出端之间，所述第二开关由所述开关器件控制。
10.根据权利要求9所述的电路，还包括被耦合在所述节点和所述电流源之间的第三开关，所述第三开关由所述电容器的所述输出端控制。
11.根据权利要求10所述的电路，其中: 所述第一开关、所述第二开关、和所述源极跟随器器件每个都是η沟道金属氧化物半导体场效应晶体管；以及 所述第三开关是P沟道金属氧化物半导体场效应晶体管。
12.根据权利要求11所述的电路，其中: 所述电压源处的电压在大约-4.5伏特到大约-3.0伏特的范围内；以及 所述开关器件被配置为提供在大约O伏特到大约1.2伏特范围内的电压给所述第一开关和所述第二开关以控制所述第一开关和所述第二开关。
13.根据权利要求10所述的电路，其中: 所述第一开关、所述第二开关、和所述源极跟随器器件每个都是P沟道金属氧化物半导体场效应晶体管；以及 所述第三开关是η沟道金属氧化物半导体场效应晶体管。
14.根据权利要求13所述的电路，其中: 所述电压源处的电压在大约1.2伏特到大约4.0伏特的范围内；以及所述开关器件被配置为提供在大约O伏特到大约1.2伏特范围内的电压给所述第一开关和所述第二开关以控制所述第一开关和所述第二开关。
15.—种存储器系统,包括: 存储器件阵列，所述存储器件阵列包括高电压；以及 放电电路，其被耦合到所述存储器件阵列，所述放电电路包括: 高电压节点，其被耦合到所述存储器件阵列， 电容器， 共漏极放大器，其被耦合在所述高电压节点和所述电容器之间，该共漏极放大器被配置为可切换地将所述电容器耦合到所述高电压节点，以及 电流源，其被耦合到所述电容器，并且被配置为使所述电容器放电，其中: 所述放电电路被配置为在预充电模式下操作以通过所述电容器使所述存储器件阵列放电，以及在放电模式下操作以通过所述电流源使所述电容器放电。
16.根据权利要求15所述的存储器系统，其中所述放电电路被配置为从所述存储器件阵列释放负高电压和正高电压中的一个。
17.一种用于使存储器件放电的方法，包括: 通过耦合到所述存储器件的电容器从所述存储器件释放高电压；以及通过耦合到所述电容器的电流源从所述电容器释放所述高电压，其中所述电容器被配置为在预定时间范围内释放所述高电压。
18.根据权利要求17所述的方法，其中从所述存储器件释放所述高电压发生在大约5μ S到大约50 μ S的时间量范围内。
19.根据权利要求17所述的方法，其中: 从所述存储器件释放所述高电压包括从所述存储器件释放负高电压和正电压中的一个；以及 从所述电容器释放所述高电压包括从所述电容器释放所述负高电压和所述正电压中的一个。
20.根据权利要求17所述的方法，其中从所述存储器件释放所述高电压包括: 确定所述存储器件在程序模式和擦除模式中的一个下进行操作；以及 在所述存储器件在所述程序模式和所述擦除模式中的一个下进行操作时释放所述高电压。
全文摘要
用于从负载电容电路释放电压的系统和方法。提出了用于使负载放电的电路、系统和方法。一种电路包括耦合到电压源的节点、电容器、耦合在节点和电容器之间的源极跟随器器件、以及耦合到电容器的电流源。源极跟随器器件被配置为可切换地将电容器耦合到节点，从而使电压源放电，而所述电流源被配置为使电容器放电。一种系统包括耦合到存储器件的上述电路，使得电路被配置为从存储器件释放电压。一种方法包括通过耦合到存储器件的电容器从存储器件释放高电压，以及通过耦合到电容器的电流源从电容器释放高电压。电容器被配置为在预定时间范围内释放高电压。
文档编号H02H9/04GK103138248SQ20121050878
公开日2013年6月5日 申请日期2012年12月3日 优先权日2011年12月2日
发明者约翰·W·蒂埃德, 加里·莫斯卡鲁克 申请人:赛普拉斯半导体公司