专利名称：等离子显示装置以及电容性负载驱动电路的制作方法
技术领域：
本发明涉及等离子显示装置以及电容性负载驱动电路。
背景技术：
等离子显示装置作为平面显示器已经达到实用化，并且有望成为高辉度的薄型显示器。图1示出了三电极型AC驱动方式的等离子显示装置的整体结构。如图所示，等离子显示装置包括邻接配置的多个X电极(X1、X2、X3、…Xn)和Y电极(Y1、Y2、Y3、…Yn)、在与其交叉的方向上配置的多个选址电极(A1、A2、A3、…Am)、在具有配置在交叉部分上的荧光体的两个基板之间封入了放电气体的等离子显示面板(PDP)1、在选址电极上施加寻址脉冲等的选址驱动器2、在X电极上施加维持放电(sustain)脉冲等的X公共驱动器3、在Y电极上施加顺序扫描脉冲等的扫描驱动器4、将施加在Y电极上的维持放电(sustain)脉冲等提供给扫描驱动器4的Y公共驱动器5、以及对各部分进行控制的控制电路6。控制电路6进一步具有包括帧存储器的显示数据控制部7、以及由扫描驱动器控制部9和公共驱动器控制部10构成的驱动控制电路8。显示数据控制部7输入时钟CLK和显示数据DATA，而驱动控制电路8则输入垂直同步信号Vsync和水平同步信号Hsync。在X公共驱动器3和Y公共驱动器5上设有输出维持脉冲的保持电路，保持电路具有维持输出元件。由于等离子显示装置是众所周知的，所以在这里省略对装置整体的更详细的介绍，而仅对与本发明有关的X公共驱动器3和Y公共驱动器5做进一步的说明。
图2是在日本专利文献特开2004-274719号公报中所公开的功率晶体管驱动电路的简要结构的框图，如虚线所示，其整体设置在IC 11上。在等离子显示装置中，将图2的功率晶体管驱动IC作为驱动维持输出元件的预驱动电路而使用。在图2所示的功率晶体管驱动IC 11中，通过输入电路21来放大高电平输入电压HIN，然后通过高电平转换电路22转换为以高电平基准电压Vr为基准的电压，并进一步作为高电平输出电压HO而通过输出放大电路23输出。另外，通过输入放大电路24来放大低电平输入电LIN，并通过延迟电路25向输出放大电路26输入，然后在放大后作为低电平输出电压LO输出。参考标号12和13表示高电平输入电压HIN和低电平输入电压LIN的输入端子，参考标号16和19表示高电平输出电压HO和低电平输出电压LO的输出端子，参考标号15表示高电平电源电压Vc的供应端子，参考标号17表示高电平基准电压Vr的供应端子，参考标号18表示低电平电源电压Vd的供应端子，参考标号20表示接地端子。
在图2的功率晶体管驱动IC中，延迟电路25进行调整以使高电平输入电压HIN和高电平输出电压HO的上升时刻的差tdLH(HO)与低电平输入电压LIN和低电平输出电压LO的上升时刻的差tdLH(LO)相等。并且，延迟电路25还进行调整以使高电平输入电压HIN和高电平输出电压HO的下降时刻的差tdHL(HO)与低电平输入电压LIN和低电平输出电压LO的下降时刻的差tdHL(LO)也相等。但是，通过延迟电路25使tdLH(HO)与tdLH(LO)完全相等是做不到的，难免会产生一定程度的差。同样，使tdHL(HO)与tdHL(LO)完全相等也做不到，产生一定程度的差同样无法避免。
在将图2的功率晶体管驱动IC作为等离子显示装置的预驱动电路来使用的情况下，在其输出端子16、19上连接有功率MOSFET和IGBT(Insulated Gate Bipolar Transistor绝缘栅双极晶体管)等维持输出元件。在等离子显示装置(PDP装置)中，通过使维持输出元件导通、截止来生成维持脉冲，并提供给等离子显示面板(PDP)的X电极和Y电极。
图3示出了PDP装置中的保持电路的一个例子，将图2的功率晶体管驱动IC作为持续输出元件的预驱动电路11A、11B来使用。在图3中，CU和CD表示维持输出元件，通过使该输出元件导通、截止来向相当于电容性负载的PDP提供维持脉冲。在图3中，输入信号CUI作为预驱动电路11A的高电平输入电压而被输入，然后作为高电平输出电压被提供给输出元件CU。另外，输入信号CDI作为预驱动电路11A的低电平输入电压而被输入，然后作为低电平输出电压被提供给输出元件CD。
使输出元件CU导通，则电源电压Vs通过二极管D1和输出元件CU被提供给PDP(此时，输出元件CD截止)。另外，输出元件CD导通后，接地(GND)电压通过该输出元件CD被提供给PDP(此时，输出元件CU截止)。并且，驱动输出元件CU的预驱动电路11A的电源电压(存储在电容C1中的高电平电源电压)通过二极管D2从电源Ve向电容C1充电。另外，驱动输出元件CD的预驱动电路11A的电源电压(存储在电容C2中的低电平电源电压)直接从电源Ve向电容C2充电。在图3所示的电路中，通过交替地使输出元件CU、CD导通、截止来向PDP提供维持脉冲。
图3的LU和LD是电力回收输出元件，通过使该LU、LD导通、截止来减少CU、CD的电力。在图3中，输入信号LUI作为预驱动电路的高电平输入电压而被输入，并作为高电平输出电压而被提供给输出元件LU。另外，输入信号LDI作为预驱动电路的低电平输入电压而被输入，并作为低电平输出电压而被提供给输出元件LD。
输出元件LU导通后，串连在电源电压Vs和GND之间的电容C5和C6的中点电压Vp通过输出元件LU、二极管D4、线圈L1被提供给PDP(此时，输出元件LD截止)。另外，输出元件LD导通后，上述中点电压Vp通过线圈L2、二极管D5、输出元件LD被提供给PDP(此时，输出元件LU截止)。并且，驱动输出元件LU的预驱动电路的电源电压(存储在电容C3中的高电平电源电压)通过二极管D3从电源Ve向电容C3充电。另外，驱动输出元件LD的预驱动电路的电源电压(存储在电容C4中的低电平电源电压)直接从电源Ve向电容C4充电。在图3所示的电路中，通过紧接在维持输出元件CU导通之前使上述输出元件LU导通并且紧接在维持输出元件CD导通之前使上述输出元件LD导通，可以减少CU、CD所产生的电能损耗。
并且，在图3所示的电路中，开关SW1在等离子显示装置的重置期间导通，通过输出元件CU将重置电压Vw提供给PDP。
另外，在日本专利文献特开第3069043号公报中公开了功率晶体管的驱动方法和电路、以及包含该电路的集成电路。
专利文献1日本专利文献特开2004-274719号公报；专利文献2日本专利文献特许3069043号公报；在图2的电路中，由于传输速度慢所以延迟时间的差异大。其结果是，需要确保下述间隙较长，其中该间隙是指用于确保提供给维持输出元件的高端元件CU的驱动脉冲和提供给低端元件CD的驱动脉冲之间的定时容限的间隙(CU、CD同时截止的期间)。为此，会妨碍缩短维持周期以及增加维持脉冲数。
另外，当上述延迟时间大时，由于电力回收用元件LU和维持输出元件的高端元件CU之间的导通时间的差异、以及电力回收用元件LD和输出元件的低端元件CD之间的导通时间的差异变大，所以电力回收效率可能降低。并且，ALIS方式中的驱动容限的降低也会成为问题。
为了解决以上问题，需要进行相位调整等，但这又带来了由于添加相位调整电路以及调整工时的增加而造成的成本上升。
发明内容
本发明的目的在于提供一种不用进行上述相位调整就能够生成上述延迟时间差异小的驱动信号的等离子显示装置和电容性负载驱动电路。
另外，本发明的另一个目的在于提供一种等离子显示装置和电容性负载驱动电路，使得即使在进行上述相位调整时，通过比以往精度更高的调整，也能够增加维持脉冲数并且能够取得更高的电力回收效率，并且即使在使用ALIS方式时驱动容限也更大。
根据本发明的一个观点，提供了一种等离子显示装置，其具有第一显示电极、用于在和第一显示电极之间产生放电的第二显示电极、在第一显示电极上施加放电电压的第一显示电极驱动电路以及在第二显示电极上施加放电电压的第二显示电极驱动电路。第一显示电极驱动电路具有使用变压器来输入第一信号并根据该输入信号来向第一显示电极提供第一电位的第一输出元件。
由于第一输出元件使用变压器来输入信号，所以不用进行相位调整就能够减小延迟时间的差异，对第一输出元件进行驱动。另外，即使进行相位调整时，也能够使调整的精度更高，还可以增加维持脉冲数并提高电力的回收效率，并且即使在使用ALIS方式时，也可以使驱动容限更大。
图1是表示等离子显示装置的整体结构的示意图；图2是表示功率晶体管驱动用IC的现有示例的示意图；图3是表示保持电路的现有示例的示意图；图4是表示本发明第一实施方式的Y公共驱动器的结构的例子的电路图；图5是用于说明图4的Y公共驱动器的动作的时序图；图6是表示本发明第二实施方式的Y公共驱动器结构例子的电路图；图7是用于说明图6的Y公共驱动器的动作的时序图；图8是表示本发明第三实施方式的Y公共驱动器结构例子的电路图；图9是用于说明图8的电路的动作的时序图；图10是表示本发明第四实施方式的Y公共驱动器结构例子的电路图；图11是表示本发明第五实施方式的Y公共驱动器结构例子的电路图；图12是表示本发明第六实施方式的Y公共驱动器结构例子的电路图。
具体实施例方式
以下，使用附图来说明本发明的实施方式。
(第一实施方式)本发明第一实施方式的等离子显示装置具有如图1所示的整体结构。其详细情况与上述图1的说明相同。以下，分别称为X电极X1～Xn或将其总称为X电极Xi，分别称为Y电极Y1～Yn或将其总称为Y电极Yi。X电极Xi和Y电极Yi为显示电极，在其间具有绝缘体，两者构成电容性负载。Y公共驱动器5是为了在X电极Xi和Y电极Yi之间进行维持放电而向Y电极Yi提供维持脉冲的Y电极的电容性负载驱动电路。X公共驱动器3是为了在X电极Xi和Y电极Yi之间进行维持放电而向X电极Xi提供维持脉冲的X电极的电容性负载驱动电路。由于X公共驱动器3和Y公共驱动器5的结构相同，所以以下以Y公共驱动器5为例进行说明。
图4是表示本发明第一实施方式的图1的Y公共驱动器(Y维持驱动电路)5的结构例子的电路图。
放大电路M1放大从输入端子CUI输入的信号并输出。变压器T1具有一次线圈和二次线圈。放大电路M1的输出通过变压器T1的一次线圈和电容C11而接地。变压器T1的二次线圈连接在N沟道功率MOS场效应晶体管(FET)CU的栅极和Y电极Yi之间。以下，称功率MOSFET为MOS晶体管。MOS晶体管CU的源极连接在Y电极Yi上，漏极连接在正的电源电压Vs上。电源电压Vs例如为180V。MOS晶体管CU的基准电位为与MOS晶体管CU的源极相连的Y电极Yi的电位。如图5所示，Y电极Yi的电位在0V和电源电压Vs之间变化。变压器T1将输入端子CUI的接地基准的输入信号输入，转变为以Y电极Yi的电位为基准的信号后输出给MOS晶体管CU的栅极。在后述中将对图5进行详细的说明。
P沟道MOS晶体管CU2与MOS晶体管CU并联连接。MOS晶体管CU2的栅极通过驱动电路M11连接在输入端子CUI上。MOS晶体管CU2的源极连接在电源电压Vs上，漏极连接在二极管D11的阳极上。二极管D11的阴极连接在Y电极Yi上。通过设置驱动电路M11和二极管D11，可以驱动MOS晶体管CU2。
接下来，说明驱动电路M11的结构。阻抗R111连接在电源电压Vs和MOS晶体管CU2的栅极之间。阻抗R112连接在MOS晶体管CU2的栅极和NPN结的双极晶体管Q11的连接器之间。双极晶体管Q11的发射极接地。阻抗R113连接在输入端子CUI和双极晶体管Q11的基极之间。阻抗R114连接在双极晶体管Q11的基极和接地电压之间。
放大电路M2放大从输入端子CDI输入的信号并输出。变压器T2具有一次线圈和二次线圈。放大电路M2的输出通过变压器T2的一次线圈和电容C12而接地。变压器T2的二次线圈连接在N沟道MOS晶体管CD的栅极和接地电压之间。MOS晶体管CD的源极接地，漏极连接在Y电极Yi上。
驱动电路M12为放大电路，放大从输入端子CDI输入的信号并输出。N沟道MOS晶体管CD2的栅极连接在放大电路M12的输出上，源极接地，漏极连接在Y电极Yi上。
MOS晶体管CU使用变压器T1输入信号并根据该输入信号向Y电极Yi提供电源电压(高电平)Vs。MOS晶体管CU2不用变压器而输入信号并根据该输入信号向Y电极Yi提供电源电压Vs。MOS晶体管CD使用变压器T2输入信号并根据该输入信号向Y电极Yi提供接地电压(低电平)。MOS晶体管CD2不用变压器而输入信号并根据该输入信号向Y电极Yi提供接地电压。
另外，开关SW1在等离子显示装置的重置期间导通，并将重置电压Vw提供给Y电极Yi。
在本实施方式中，通过使用变压器T1和T2来作为MOS晶体管CU和CD的驱动电路，与使用图2所示电路的情况相比，可以更高速地驱动MOS晶体管CU和CD。但是，变压器T1和T2可以传输高频信号，但却难以传输低频信号。因此，与MOS晶体管CU并联连接低频用MOS晶体管CU2，与MOS晶体管CD并联连接低频用MOS晶体管CD2。在低频信号被输入到输入端子CU1和CDI的情况下，MOS晶体管CU2和CD2导通。
图5是用于说明图4的Y公共驱动器5的动作的时序图。通过MOS晶体管CU、CU2、CD、CD2的动作，维持脉冲被提供给Y电极Yi。在MOS晶体管CU、CU2、CD、CD2的波形中，高电平表示导通，低电平表示截止。N沟道MOS晶体管的栅极变为高电平后导通。P沟道MOS晶体管的栅极变为低电平后导通。
首先，在时刻t501，根据输入端子CUI的输入信号MOS晶体管CU导通，稍迟后MOS晶体管CU2导通。连接在MOS晶体管CU2上的驱动电路M11的动作晚于连接在MOS晶体管CU上的变压器T1的动作。MOS晶体管CU使用变压器T1将输入端子CUI的信号输入，MOS晶体管CU2不使用变压器T1而是使用驱动电路M11将输入端子CUI的信号输入，因此，MOS晶体管CU2的导通开始时间晚。
晶体管CU导通后，电源电压Vs通过晶体管CU被提供给Y电极Yi。Y电极Yi被箝位在电源电压Vs上。之后，根据输入端子CUI的输入信号，晶体管CU和CU2截止。Y电极Yi维持为电源电压Vs。
接着，在时刻t502，根据输入端子CDI的输入信号，晶体管CD和CD2导通。Y电极Yi通过晶体管CD和CD2而接地。Y电极Yi被箝位在接地电压上。之后，根据输入端子CDI的输入信号，晶体管CD和CD2截止。Y电极Yi维持为接地电压。之后，重复上述时刻t501-t502的动作。
以上说明了Y电极Yi的维持脉冲。X电极Xi的维持脉冲是与Y电极Yi的维持脉冲相位相反的信号。在时刻t501，在X电极Xi和Y电极Yi之间施加电压Vs。用于X电极Xi和Y电极Yi之间的显示的维持放电在时刻t501前后发生并发光。同样，Y电极Yi接地时，X电极Xi变为电源电压Vs，在该时刻前后发生维持放电并发光。
在图3所示的电路中，为了驱动图3中的MOS晶体管CU和CD而使用图2所示的功率晶体管的驱动用IC。与此相对，在本实施方式中，使用变压器T1和T2来代替上述功率晶体管的驱动用IC。
在本实施方式中，通过使用变压器T1和T2来作为MOS晶体管(输出元件)CU和CD的驱动电路，与使用图2所示的电路的情况相比，可以更高速地驱动MOS晶体管CU和CD。即，可以缩短用于确保前述的时序容限的间隙。因此，在本实施方式中，不用进行使用图2所示的电路时所需要的输出输入延迟时间的调整，并且可以高速地驱动MOS晶体管CU和CD。因此，可以缩短维持脉冲的周期、增加维持脉冲数并提高等离子显示装置的辉度。另外，还可以缩小MOS晶体管CU和CD的门信号的延迟时间的差异。
使用该变压器T1和T2时，为了产生维持脉冲可以高频驱动MOS晶体管CU和CD，但是难以长时间地将等离子显示面板箝位在电源电压Vs或接地电压上。因此，与MOS晶体管CU并联连接低频用MOS晶体管(输出元件)CU2，与MOS晶体管CD并联连接低频用MOS晶体管(输出元件)CD2。长时间箝位Y电极Yi时，使这些MOS晶体管CU2和CD2导通。驱动电路M11是MOS晶体管CU2的驱动电路。放大电路M12是MOS晶体管CD2的驱动电路。在本实施方式中，MOS晶体管CU和CU2输入输入端子CUI的相同的输入信号，MOS晶体管CD和CD2输入输入端子CDI的相同的输入信号来进行驱动。此时，在MOS晶体管CU2截止后使MOS晶体管CD导通，在MOS晶体管CD2截止后使MOS晶体管CU导通，如此进行驱动即可。
另外，向MOS晶体管CU2和CD2提供独立的驱动信号，在维持期间仅使MOS晶体管CU和CD导通，向等离子显示面板的Y电极Yi提供比维持脉冲周期长的信号时，使MOS晶体管CU2和CD2导通，由此，可以不遵循上述驱动次序，并可以更高速地驱动。
(第二实施方式)图6是表示本发明第二实施方式的图1的Y公共驱动器(Y维持驱动电路)5的结构例子的电路图。图6的电路与图4的电路基本相同，其追加了电力回收电路。
放大电路M3将从输入端子LUI输入的信号放大并输出。变压器T3具有一次线圈和二次线圈。放大电路M3的输出通过变压器T3的一次线圈和电容C13而接地。变压器T3的二次线圈连接在N沟道MOS晶体管(输出元件)LU的栅极和源极之间。MOS晶体管LU的源极连接在二极管D4的阳极上，漏极通过电容C6接地。线圈L1连接在二极管D4的阴极和Y电极Yi之间。二极管D4使正向电流从电容C6的电位Vp经过MOS晶体管LU和线圈L1流向Y电极Yi。
放大电路M4将从输入端子LDI输入的信号放大并输出。变压器T4具有一次线圈和二次线圈。放大电路M4的输出通过变压器T4的一次线圈和电容C14接地。变压器T4的二次线圈连接在N沟道MOS晶体管(输出元件)LD的栅极和源极之间。MOS晶体管LD的源极通过电容C6接地，漏极与二极管D5的阴极连接。线圈L2连接在二极管D5的阳极和Y电极Yi之间。二极管D5使正向电流从Y电极Yi经过MOS晶体管LD和线圈L2流向电容C6的电位Vp。
另外，如后面参照图7而说明的那样，上述的电力回收电路由于经常以高频动作，所以不需要像MOS晶体管CU2和CD2那样的低频用MOS晶体管。
另外，与图3的电路相同，也可以使电容C6和电容C5相连。此时，电容C5连接在电源电压Vs和电容C6之间。
图7是用于说明图6的Y公共驱动器5的动作的时序图。通过MOS晶体管CU、CU2、CD、CD2的动作，箝位在电源电压Vs或接地电压上，并通过MOS晶体管LU和LD进行电力回收。在MOS晶体管LU、CU、CU2、LD、CD、CD2的波形中，高电平表示导通，低电平表示截止。
首先，在时刻t701，根据输入端子LUI的输入信号，MOS晶体管LU导通。电容C6如后所述被充电，因此其电位Vp通过MOS晶体管LU、二极管D4和线圈L1并通过LC共振被提供给Y电极Yi。Y电极Yi向电源电压Vs上升。
接着，在时刻t702，根据输入端子CUI的输入信号，MOS晶体管CU导通，稍迟后MOS晶体管CU2导通。该动作与图5的时刻t501的动作相同。电源电压Vs通过MOS晶体管CU被提供给Y电极Yi。Y电极Yi被箝位在电源电压Vs上。之后，根据输入端子LUI的输入信号，MOS晶体管LU截止，根据输入端子CUI的输入信号，MOS晶体管CU和CU2截止。Y电极Yi维持为电源电压Vs。
接着，在时刻t703，根据输入端子LDI的输入信号，MOS晶体管LD导通。Y电极Yi的电荷(电力)通过线圈L2、二极管D5和MOS晶体管LD并通过LC共振被释放到接地电容C6的电位Vp。由此，电容C6被充电，从而可以回收电力。Y电极Yi向接地电压下降。接着，在时刻t704，根据输入端子CDI的输入信号，MOS晶体管CD和CD2导通。Y电极Yi通过晶体管CD和CD2接地。Y电极Yi被箝位在接地电压上。之后，根据输入端子LDI的输入信号，MOS晶体管LD截止，根据输入端子CDI的输入信号，MOS晶体管CD和CD2截止。Y电极Yi维持为接地电压。之后，重复上述时刻t701-t704的动作。
本实施方式的特征在于使用变压器T3和T4来作为驱动电力回收电路的MOS晶体管LU和LD的驱动电路。MOS晶体管LU和LD在维持脉冲上升和下降之间的短暂期间(高频)内导通。通过用变压器T3和T4来驱动上述MOS晶体管LU和LD，与使用图2所示的电路的情况相比，能够更高速地驱动MOS晶体管LU和LD。其结果是，可以更高精度地设定电力回收用元件LU和维持输出元件的高端元件CU的导通时间的差，以及电力回收元件LD和输出元件的低端元件CD的导通时间的差，从而能够提高电力回收效率。
(第三实施方式)图8是表示本发明第三实施方式的图1的Y公共驱动器(Y维持驱动电路)5的结构例子的电路图。图8的电路与图6的电路基本相同，仅存在以下不同点。
追加了调制电路EN1、EN2、解调电路RE1、RE2和放大电路M13、M14，由此，既能够以高频也能够以低频来驱动MOS晶体管CU和CD。其结果是，不需要图6的低频用MOS晶体管CU2和CD2。
调制电路EN1连接在输入端子CUI和放大电路M1的输入之间，将来自输入端子CUI的低频信号调制为高频信号并向放大电路M1输出。解调电路RE1将变压器T1的二次线圈的高频信号解调为低频信号并向放大电路M13输出。放大电路M13放大解调电路RE1的输出信号并向MOS晶体管CU的栅极输出。
二极管D2的阳极连接在浮动电源电压FVe上，阴极通过电容C1连接在Y电极Yi上。浮动电源电压Fve例如为15V。解调电路RE1和放大电路M13连接在电容C1的两端，被提供以Y电极Yi的电位为基准电位的浮动电源电压。变压器T1的二次线圈的基准电位也是Y电极Yi的电位。
调制电路EN2连接在输入端子CDI和放大电路M2的输入之间，将来自输入端子CUI的低频信号调制为高频信号并向放大电路M2输出。解调电路RE2将变压器T2的二次线圈的高频信号解调为低频信号并向放大电路M14输出。放大电路M14放大解调电路RE2的输出信号并向MOS晶体管CD的栅极输出。电容C2连接在浮动电源电压FVe和接地电压之间。解调电路RE2和放大电路M14连接在电容C2的两端，被提供以接地电压为基准电位的浮动电源电压。变压器T2的二次线圈的基准电位也是接地电压。
图9是用于说明图8的电路的动作的时序图。电压V1表示调制电路EN1的输出电压。电压V2表示变压器T1的输入电压。电压V3表示解调电路RE1的输入电压。电压V4表示解调电路RE1的输出电压。电压VCUG表示MOS晶体管CU的栅极电压。
调制电路EN1将输入端子CUI的输入信号的上升沿信号输入后输出边缘脉冲的电压V1，输入下降沿的信号后也输出边缘脉冲的电压V1。由此，调制电路EN1可以将输入端子CUI的低频信号调制为高频信号V1。放大电路M1放大电压V1并输出电压V2。
变压器T1输入接地基准的电压V2并输出以Y电极Yi的电位为基准的电压V3。由于电压V2通过调制电路EN1被调制为高频信号，所以即使输入端子CUI的输入信号为低频信号，变压器T1也能够将电压V2作为电压V3来正常地传输。
解调电路RE1输入电压V3的边缘脉冲后输出上升沿或下降沿的信号V4。具体地说，解调电路RE1每次输入边缘脉冲就会进行电平反转，并交替输出上升沿和下降沿的信号V4。由此，解调电路RE1可以将高频信号V3解调为低频信号V4。放大电路M13放大电压V4并输出电压VCUG。其结果是，电压VCUG变为与输入端子CUI的输入信号相同的逻辑电平信号。
另外，调制电路EN2和解调电路RE2的动作与调制电路EN1和解调电路RE1的动作相同。
本实施方式的特征在于使用了调制电路EN1、EN2和解调电路RE1、RE2。通过上述的调制电路EN1，将输入端子CUI的信号编码为高频信号并通过放大电路M1提供给变压器T1的一次线圈。另外，在解调电路RE1中，将从变压器T1的二次线圈输出的被编码的高频信号再现为驱动脉冲，并通过放大电路M13提供给MOS晶体管CU。至于MOS晶体管CD，也可以同样地驱动。
再考虑驱动MOS晶体管CU和CD的脉冲是比维持脉冲周期长的脉冲的情况。例如，将等离子显示面板的X电极Xi或Y电极Yi比较长时间地箝位在电源电压Vs或接地电压上的情况。此时，为了向MOS晶体管CU和CD提供足够的驱动电压，设置向放大电路M13和M14提供电源电压用的浮动电源，并由该浮动电源提供电源电压FVe。
为了防止接通电源电压和断开电源电压时的误操作，当输入端子CUI和CDI的信号为高电平时使MOS晶体管CU和CD导通，当输入端子CUI和CDI的信号为低电平时使MOS晶体管CU和CD截止。其结果是，电源电压低并且调制电路EN1、EN2和解调电路RE1、RE2不动作时，MOS晶体管CU和CD的驱动脉冲变为低电平，MOS晶体管CU和CD变为截止状态。因此，接通电源电压和断开电源电压时，MOS晶体管CU和CD变为导通状态，从而不至于损坏等。
(第四实施方式)图10是表示本发明第四实施方式的图1的Y公共驱动器(Y维持驱动电路)5的结构例子的电路图。图10的电路与图6的电路基本相同，仅具有以下的不同点。
图6的电路向Y电极Yi提供高电平为Vs并且低电平为接地电压的维持脉冲，图10的电路向Y电极Yi提供高电平为+Vs/2并且低电平为-Vs/2的维持脉冲。
电源电压+Vs/2被提供给阻抗R111、MOS晶体管CU的漏极以及MOS晶体管CU2的源极。电源电压-Vs/2被提供给变压器T2的二次线圈、MOS晶体管CD的源极以及MOS晶体管CD2的源极。
在图6中，驱动电路M12为放大电路，在图10的电路中，驱动电路M12为低电平转换电路。以下，说明低电平转换电路M12的结构。阻抗R121连接在电源电压-Vs/2和MOS晶体管CD2的栅极之间。阻抗R122连接在MOS晶体管CD2的栅极和PNP结双极晶体管Q12的连接器之间。双极晶体管Q12的发射极连接在电源电压Vcc上。电源电压Vcc例如为5V或3V。阻抗R123连接在输入端子CDI和双极晶体管Q12的基极之间。阻抗R124连接在电源电压Vcc和双极晶体管Q12的基极之间。低电平转换电路M12将输入端子CDI的接地基准的信号转换为电位-Vs/2基准的信号并向MOS晶体管CD2的栅极输出。
本实施方式的特征在于使用+Vs/2和-Vs/2两个电源电压来作为维持电源电压。在图10的电路中，可以删除图6的电力回收用电容C6。MOS晶体管LU的漏极和MOS晶体管LD的源极接地。通过使用变压器T1和T2来作为MOS晶体管CU和CD的驱动电路，能够将输入端子CUI和CDI的以接地电压为基准的输入信号容易地转换为以输出元件(MOS晶体管)CU和CD的基准电压(MOS晶体管的源极电压等)为基准的驱动脉冲。由于在本实施方式中使用高速性能优良的变压器T1-T4，所以即使在这样的转换为基准电压电平不同的信号的情况下也可以使延迟时间的差异较小。
(第五实施方式)图11是表示本发明第五实施方式的图1的Y公共驱动器(Y维持驱动电路)5的结构例子的电路图。图11的电路与图8的电路基本相同，仅具有以下不同点。
图8的电路向Y电极Yi提供高电平为Vs并且低电平为接地电压的维持脉冲，图11的电路向Y电极Yi提供高电平为+Vs/2并且低电平为-Vs/2的维持脉冲。电源电压+Vs/2被提供给MOS晶体管CU的漏极。电源电压-Vs/2被提供给变压器T2的二次线圈、解调电路RE2、放大电路M14、电容C2以及MOS晶体管CD的源极。
与图8所示的电路相比，本实施方式的不同点在于使用了+Vs/2和-Vs/2两个电源电压来作为维持电源电压。在图11的电路中，可以去掉图8的电力回收用电容C6。MOS晶体管LU的漏极和MOS晶体管LD的源极接地。通过使用变压器T1和T2来作为MOS晶体管CU和CD的驱动电路，能够将输入端子CUI和CDI的以接地电压为基准的输入信号转换为以输出元件(MOS晶体管)CU和CD的基准电压(MOS晶体管的源极电压等)为基准的驱动脉冲。其他的动作与图8所示的电路相同。
(第六实施方式)图12是表示本发明第六实施方式的图1的Y公共驱动器(Y维持驱动电路)5的结构例子的电路图。图12的电路与图8的电路基本相同，不同点在于追加了输入输出延迟时间调整电路CH1、CH2、CH3、CH4。输入输出延迟时间调整电路CH1～CH4由可变阻抗和电容构成，通过改变可变阻抗的阻抗值，可以调整输出信号相对于输入信号的延迟时间。
输入输出延迟时间调整电路CH1连接在输入端子CUI和调制电路EN1之间，延迟输入端子CUI的信号并向调制电路EN1输出。输入输出延迟时间调整电路CH2连接在输入端子CDI和调制电路EN2之间，延迟输入端子CDI的信号并向调制电路EN2输出。输入输出延迟时间调整电路CH3连接在输入端子LUI和放大电路M3之间，延迟输入端子LUI的信号并向放大电路M3输出。输入输出延迟时间调整电路CH4连接在输入端子LDI和放大电路M4之间，延迟输入端子LDI的信号并向放大电路M4输出。
调整输入输出延迟时间调整电路CH1～CH4内的延迟时间以使输入端子CUI、CDI、LUI、LDI的信号的上升时刻和MOS晶体管CU、CD、LU、LD的驱动脉冲(栅电压)VCUG、VCDG、VLUG、VLDG的上升时刻的差(输入输出延迟时间)为一定的值。在本实施方式中，由于使用变压器T1～T4来高速地进行信号传输，所以与使用图2所示的IC的情况相比，调整前的延迟时间的差异小。因此，可以更高精度地调整上述输入输出延迟时间。
在本实施方式中，使用由阻抗和电容构成的衰减时间常数值电路来作为输入输出延迟时间调整电路CH1～CH4，通过调整阻抗值来调整上述延迟时间，但也可以使用其他的电路。
另外，在第三实施方式(图8)以外的上述实施方式的电路的输入部中使用上述输入输出延迟时间调整电路CH1～CH4时，可以更高精度地调整延迟时间。
如上所述，在第一至第六实施方式中，使用高速响应性优良的变压器来作为预驱动电路。但是，变压器难以传输低频信号。为了防止变压器的饱和必须使用大型变压器，从而导致电路规模增大。因此，通过下述两种方法来解决该问题。
(1)用变压器提供维持脉冲用的信号(高频信号)，通过辅助电路来提供用于选择脉冲等的低频信号。
(2)在变压器一次侧设置调制电路，在变压器二次侧设置解调电路，将低频信号转换为高频信号后传输，在变压器二次侧再现为原来的驱动信号。
根据第一至第六实施方式，提供了一种即使不进行相位调整也能够具有延迟时间差异小的驱动信号的等离子显示装置和电容性负载驱动电路。
另外，即使进行上述的相位调整时，调整的精度也比图2的电路高，并且可以增加维持脉冲数、提高电力回收效率并扩大ALIS方式的驱动容限。
下面对上述的ALIS方式进行说明。如图1所示，等离子显示装置的X电极Xi和Y电极Yi交替排列，在X电极Xi的两侧存在Y电极Yi。在图1的等离子显示装置中，X电极Xi只在与一个相邻的Y电极Yi之间进行放电。例如，在X电极X1和Y电极Y1之间进行维持放电，在X电极X2和Y电极Y2之间进行放电。与此相对，在ALIS方式中，X电极Xi在与两个相邻的Y电极Yi之间均进行维持放电。例如，在第一区域中，在X电极X1和Y1之间进行维持放电，在第二区域中，在X电极X1和Y电极Y2之间进行维持放电。
电路元件的延迟时间有所差异并且维持脉冲的形状和时间有偏差的话，则不能进行正常动作的可能性增加。通常，称电源电压Vs的工作电压的最大值Vs(max)和最小值Vs(min)之间的差ΔVs为驱动容限，电路元件的延迟时间有所差异并且维持脉冲的形状和时间有偏差的话，驱动容限ΔVs降低。这意味着装置动作的稳定性下降。
另外，在ALIS方式中，在施加了相同电压的相邻电极之间不发生放电，但是若在其施加时间上产生偏差，有时在不进行显示的显示行中也发生放电，从而造成在选址期间内被写入的壁电荷减少，导致不能进行正常的显示。
如上所述，保持电路的各电路元件的延迟时间有所差异，与此相对应而产生维持脉冲有、无的时间和形状会产生偏差，并从而导致电能消耗增加、误操作等问题出现。根据第一至第六实施方式，实现了即使在ALIS方式中也没有维持脉冲上升时间和形状的不同的保持电路，从而能够实现电力消耗低、不会出现误操作的等离子显示装置。
并且，可以使用P沟道的MOS晶体管或PNP结的双极晶体管来构成上述的MOS晶体管CU2。可以使用N沟道的MOS晶体管、NPN结的双极晶体管或IGBT来构成上述的MOS晶体管CU、CD、CD2、LU、LD。另外，MOS晶体管CU、CU2、CD、CD2、LU、LD也可以是上述以外的输出元件。
上述实施方式均只是实施本发明时的具体化的例子，不能根据这些实施方式来限定性地解释本发明的技术范围。即，本发明可以用各种不脱离其技术思想或其主要特征的方式来实施。
权利要求
1.一种等离子显示装置，其特征在于，具有第一显示电极；第二显示电极，用于在与所述第一显示电极之间产生放电；第一显示电极驱动电路，其在所述第一显示电极上施加放电电压；和第二显示电极驱动电路，其在所述第二显示电极上施加放电电压；所述第一显示电极驱动电路具有使用变压器来输入第一信号并根据该输入信号来向所述第一显示电极提供第一电位的第一输出元件，另外，还具有不使用变压器而输入第二信号并根据该输入信号来向所述第一显示电极提供所述第一电位的第二输出元件。
2.如权利要求1所述的等离子显示装置，其特征在于，通过高频信号来驱动所述第一输出元件，通过低频信号来驱动所述第二输出元件。
3.如权利要求1所述的等离子显示装置，其特征在于，所述第一输出元件向所述第一显示电极提供用于形成维持脉冲的电位，该维持脉冲用于在所述第一和第二显示电极之间进行维持放电。
4.如权利要求3所述的等离子显示装置，其特征在于，所述第二输出元件在向所述第一显示电极提供比所述维持脉冲周期长的信号时导通，并向所述第一显示电极提供所述第一电位。
5.如权利要求1所述的等离子显示装置，其特征在于，所述第一输出元件使用变压器来将输入端子的输入信号输入，所述第二输出元件不使用变压器而输入所述输入端子的同样的输入信号。
6.如权利要求1所述的等离子显示装置，其特征在于，所述第一输出元件在所述第一信号为高电平时导通并向所述第一显示电极提供所述第一电位，在所述第一信号为低电平时变为非导通并且不向所述第一显示电极提供所述第一电位。
7.如权利要求1所述的等离子显示装置，其特征在于，所述第一和第二输出元件提供作为所述第一电位的高电平电位，并且还具有使用变压器来输入第三信号并根据该输入信号来向所述第一显示电极提供低电平电位的第三输出元件，以及不使用变压器而输入第四信号并根据该输入信号来向所述第一显示电极提供所述低电平电位的第四输出元件。
8.一种电容性负载驱动电路，其特征在于，具有第一输出元件，其使用变压器来输入第一输入端子的第一输入信号并根据该输入信号来向电容性负载提供第一电位；和第二输出元件，其不使用变压器而输入所述第一输入端子的第一输入信号并根据该输入信号来向所述电容性负载提供所述第一电位。
9.一种等离子显示装置，其特征在于，具有第一显示电极；第二显示电极，其用于在与所述第一显示电极之间产生放电；第一显示电极驱动电路，其在所述第一显示电极上施加放电电压；和第二显示电极驱动电路，其在所述第二显示电极上施加放电电压；所述第一显示电极驱动电路具有第一调制电路，其对来自第一输入端子的信号进行调制并输出；第一变压器，其具有一次线圈和二次线圈，并且所述一次线圈连接在所述第一调制电路的输出上；第一解调电路，其对来自所述第一变压器的二次线圈的信号进行解调并输出；以及第一输出元件，其根据所述第一解调电路的输出信号来向所述第一显示电极提供第一电位。
10.如权利要求9所述的等离子显示装置，其特征在于，所述第一调制电路将从所述第一输入端子输入的低频信号转换为高频信号并输出，所述第一解调电路将从所述第一变压器的二次线圈输入的高频信号转换为低频信号并输出。
11.如权利要求9所述的等离子显示装置，其特征在于，所述第一调制电路输入上升沿或下降沿的信号后输出边缘脉冲，所述第一解调电路输入所述边缘脉冲后输出上升沿或下降沿的信号。
12.如权利要求9所述的等离子显示装置，其特征在于，还具有放大所述第一调制电路的输出信号并向所述第一输出元件输出的第一放大电路，所述第一放大电路使用以所述第一变压器的二次线圈的基准电位为基准的浮动电源电压来作为电源电压。
13.如权利要求9所述的等离子显示装置，其特征在于，所述第一输出元件提供作为所述第一电位的高电平电压，并且还具有第二调制电路，用于对来自第二输入端子的信号进行调制并输出；第二变压器，其具有一次线圈和二次线圈，并且所述一次线圈连接在所述第二调制电路的输出上；第二解调电路，其对来自所述第二变压器的二次线圈的信号进行解调并输出；以及第二输出元件，其根据所述第二解调电路的输出信号来向所述第一显示电极提供低电平电位。
14.如权利要求13所述的等离子显示装置，其特征在于，所述第一调制电路将从所述第一输入端子输入的低频信号转换为高频信号并输出，所述第一解调电路将从所述第一变压器的二次线圈输入的高频信号转换为低频信号并输出，所述第二调制电路将从所述第二输入端子输入的低频信号转换为高频信号并输出，所述第二解调电路将从所述第二变压器的二次线圈输入的高频信号转换为低频信号并输出。
15.如权利要求13所述的等离子显示装置，其特征在于，所述第一和第二调制电路输入上升沿和下降沿的信号后输出边缘脉冲，所述第一和第二解调电路输入所述边缘脉冲后输出上升沿或下降沿的信号。
16.如权利要求13所述的等离子显示装置，其特征在于，还具有第一放大电路，其将所述第一解调电路的输出信号放大并向所述第一输出元件输出；和第二放大电路，其将所述第二解调电路的输出信号放大并向所述第二输出元件输出；所述第一放大电路使用以所述第一变压器的二次线圈的基准电位为基准的第一浮动电源电压来作为电源电压，所述第二放大电路使用以所述第二变压器的二次线圈的基准电位为基准的第二浮动电源电压来作为电源电压。
17.如权利要求13所述的等离子显示装置，其特征在于，还具有第一线圈，其连接在所述第一显示电极上；第三输出元件，其使用变压器输入来自第三输入端子的信号并根据该输入信号将第二电位通过所述第一线圈连接到所述第一显示电极上；第一二极管，其使正向电流从所述第二电位经过所述第三输出元件流向所述第一显示电极；第二线圈，其连接在所述第一显示电极上；第四输出元件，其使用变压器输入来自第四输入端子的信号并根据该输入信号将所述第二电位通过所述第二线圈连接在所述第一显示电极上；以及第二二极管，其使正向电流从所述第一显示电极经过所述第四输出元件和所述第二线圈流向所述第二电位。
18.一种电容性负载驱动电路，其特征在于，具有第一调制电路，其用于对来自第一输入端子的信号进行调制并输出；第一变压器，具有一次线圈和二次线圈，并且所述一次线圈连接在所述第一调制电路的输出上；第一解调电路，对来自所述第一变压器的二次线圈的信号进行解调并输出；以及第一输出元件，根据所述第一解调电路的输出信号来向电容性负载提供第一电位。
19.如权利要求18所述的电容性负载驱动电路，其特征在于，所述第一输出元件提供作为所述第一电位的高电平电位，并且还具有第二调制电路，对来自第二输入端子的信号进行调制并输出；第二变压器，具有一次线圈和二次线圈，并且所述一次线圈连接在所述第二调制电路的输出上；第二解调电路，用于对来自所述第二变压器的二次线圈的信号进行解调并输出；以及第二输出元件，根据所述第二解调电路的输出信号来向所述电容性负载提供低电平。
20.如权利要求19所述的电容性负载驱动电路，其特征在于，还具有第一线圈，其连接在所述电容性负载上；第三输出元件，其使用变压器输入来自第三输入端子的信号并根据该输入信号将第二电位通过所述第一线圈连接到所述电容性负载上第一二极管，其使正向电流从所述第二电位经过所述第三输出元件和所述第一线圈流向所述电容性负载；第二线圈，其连接在所述电容性负载上；第四输出元件，其使用变压器输入来自第四输入端子的信号并根据该输入信号将所述第二电位通过所述第二线圈连接到所述电容性负载上；第二二极管，使正向电流从所述电容性负载经过所述第四输出元件和所述第二线圈流向所述第二电位。
全文摘要
本发明提供了一种不用进行相位调整就能够生成延迟时间差异小的驱动信号的等离子显示装置。该等离子显示装置包括第一显示电极(Yi)、用于在与第一显示电极之间产生放电的第二显示电极(Xi)、在第一显示电极上施加放电电压的第一显示电极驱动电路、在第二显示电极上施加放电电压的第二显示电极驱动电路。第一显示电极驱动电路具有使用变压器(T1)来输入第一显示信号并根据该输入信号来向第一显示电极提供第一电位的第一输出元件(CU)。
文档编号H03K17/687GK1776791SQ20051012347
公开日2006年5月24日 申请日期2005年11月21日 优先权日2004年11月19日
发明者小野泽诚, 岸智胜, 黄木英明, 镰田雅树 申请人:富士通日立等离子显示器股份有限公司