对电力供应变动具有低敏感性的阻抗元件的制作方法
【专利摘要】一种耦合到第一电力供应源的阻抗电路包括：输出节点；耦合在输出节点与第一电力供应源之间的晶体管，其中晶体管包括栅电极；以及电压源，该电压源电气耦合到晶体管的栅电极并且被配置为向晶体管的栅电极施加栅电压，其中电压源包括：串联电气耦合在电路节点与第一电力供应源之间的多个阻抗元件，以及电气耦合在电路节点与第二电力供应源之间的电流源。
【专利说明】对电力供应变动具有低敏感性的阻抗元件
[0001] 相关申请的交叉引用
[0002] 本申请要求2013年7月8日递交的标题为"SUPPLY VARIATION INSENSTIVE CIRCUIT WITH MOSFET SWITCH(具有M0SFET开关的对供应变动不敏感的电路）"的美国临时 申请序列号61/843, 897的优先权和权益，这里通过引用并入该美国临时申请的全部内容。
【技术领域】
[0003] 本发明涉及用于提供对于电力供应变动具有低敏感性的阻抗元件的系统和方法。
【背景技术】
[0004] 在各种技术中，希望提供具有相对稳定的阻抗的元件，这种元件能够响应于控制 电压或控制信号来选择性地耦合电子电路的节点。被利用于这种元件以选择性地耦合电子 电路的节点的开关（例如MOSFET)的阻抗可倾向于随着电力供应电压的变动而变动。阻抗 对于电力供应电压的变化的这种敏感性可降低或损害电子装置的功能。因此，需要一种具 有对于电力供应电压的变化或变动相对不敏感的阻抗的电气元件。
【发明内容】
[0005] 本发明的实施例的各方面提供了用于提供对于电力供应变动具有低敏感性的阻 抗元件的系统和方法。
[0006] 根据本发明的一个实施例，一种阻抗电路耦合到第一电力供应源，该阻抗电路包 括：输出节点；耦合在输出节点与第一电力供应源之间的晶体管，其中晶体管包括栅电极； 以及电压源，该电压源电气耦合到晶体管的栅电极并且被配置为向晶体管的栅电极施加栅 电压，其中电压源包括：串联电气耦合在电路节点与第一电力供应源之间的多个阻抗元件， 以及电气耦合在电路节点与第二电力供应源之间的电流源。
[0007] 电阻器可电气耦合在晶体管与输出节点之间。
[0008] 阻抗元件可包括多个二极管方式连接的晶体管或者多个二极管。
[0009] 第一电力供应源可被配置为提供第一电压并且第二电力供应源可被配置为提供 第二电压，其中第一电压高于第二电压。
[0010] 第一电力供应源可被配置为提供第一电压并且第二电力供应源可被配置为提供 第二电压，其中第一电压低于第二电压。
[0011] 电压源还可包括多路复用器，并且多路复用器可包括电气耦合在电路节点与第一 电力供应源之间的高电压端子和低电压端子，其中多路复用器可被配置为响应于控制信号 电压而选择性地将电路节点电气耦合到晶体管的栅电极。
[0012] 每个阻抗元件可被配置为具有统一且恒定的电压降。
[0013] 根据本发明的另一实施例，一种阻抗电路包括：晶体管，该晶体管包括栅电极；以 及电压源，该电压源电气耦合到晶体管的栅电极并且被配置为向晶体管的栅电极施加栅电 压，其中电压源包括：串联电气耦合到电路节点的多个阻抗元件，以及电气耦合在电路节点 与第一电力供应源之间的电流源。
[0014] 阻抗电路还可包括输出节点，其中晶体管电气耦合在输出节点与第二电力供应源 之间。
[0015] 电阻器可电气耦合在晶体管与输出节点之间。
[0016] 第一电力供应源可被配置为提供第一电压并且第二电力供应源可被配置为提供 第二电压，并且第一电压可高于第二电压。
[0017] 第一电力供应源可被配置为提供第一电压并且第二电力供应源可被配置为提供 第二电压，并且第一电压可低于第二电压。
[0018] 电压源还可包括多路复用器，并且多路复用器可包括电气耦合在电路节点与第一 电力供应源之间的高电压端子和低电压端子，并且多路复用器可被配置为响应于控制信号 电压而选择性地将电路节点电气耦合到晶体管的栅电极。
[0019] 阻抗元件可包括多个二极管方式连接的晶体管或者多个二极管。
[0020] 每个阻抗元件可被配置为具有统一且恒定的电压降。
[0021] 根据本发明的另一实施例，在一种制作阻抗电路的方法中，该方法包括：将电压源 电气耦合到晶体管的栅电极；以及从电压源向晶体管的栅电极施加栅电压，其中电压源包 括：串联电气耦合到电路节点的多个阻抗元件，以及电气耦合在电路节点与第一电力供应 源之间的电流源。
[0022] 该方法还可包括将晶体管电气耦合在阻抗电路的输出节点与第二电力供应源之 间。
[0023] 该方法还可包括：从第一电力供应源提供第一电压；以及从第二电力供应源提供 第二电压，其中第一电压高于第二电压。
[0024] 该方法还可包括：从第一电力供应源提供第一电压；以及从第二电力供应源提供 第二电压，其中第一电压低于第二电压。
[0025] 阻抗元件可包括多个二极管方式连接的晶体管或者多个二极管。
【专利附图】
【附图说明】
[0026] 随着通过参考结合附图来考虑的下列详细描述更好地理解本发明，对于本发明及 其许多附带特征和方面的更完整领会将变得更容易清楚，附图中同样的附图标记指示同样 的元件。
[0027] 图la和lb示出了利用η沟道（NM0S)或p沟道（PM0S)晶体管在终端电路中实现 的阻抗元件。
[0028] 图lc和Id示出了相对于电力供应电压的变动的图la和lb的终端电路的阻抗的 变动。
[0029] 图2a_2d示出了在终端电路中实现的对电力供应变动具有低敏感性的阻抗元件。
[0030] 图2e和2f示出了相对于电力供应电压的变动的图2a_2d的终端电路的阻抗的变 动。
【具体实施方式】
[0031] 以下联系附图记载的详细描述打算作为对本发明的示范性实施例的描述，而不打 算表示仅有的可构造或利用本发明的形式。这些描述联系示出的实施例记载了本发明的特 征。然而，要理解，相同或等同的功能和结构可由不同实施例实现，这些不同实施例也打算 被包含在发明的精神和范围内。如本文别处所示，同样的元素编号打算指示同样的元素或 特征。诸如"……中的至少一个"之类的表述当在元素列表之前时修饰整个元素列表而不 是修饰该列表的个体元素。另外，在描述本发明的实施例时对"可"的使用指的是"本发明 的一个或多个实施例"。
[0032] 在许多电气装置应用中，希望具有这样的元件：这种元件提供相对恒定的电阻或 阻抗，无论该元件两端的电压如何。例如，在信号传输应用中，在传输线的输入和/或输出 处可提供终端电路以便减轻沿着传输线传播的信号的反射或失真。
[0033] 如图la中所示，终端电路100可包括耦合在输出节点104与提供低电压GND的电 力供应源106之间的电阻器102。晶体管108进而耦合在电阻器102与电力供应源106之 间。晶体管108被配置为响应于施加到晶体管108的栅电极110的控制信号电压V ENmE而 导通以通过电阻器102和晶体管108将输出节点104电气耦合到电力供应源106。晶体管 108可以是η沟道（NM0S)晶体管，其被配置为当控制信号电压V E_E等于高电压VDD时导通， 并且被配置为当控制信号电压V ENAaE等于低电压（例如，地）时截止。因为晶体管108被 配置为响应于高电压VDD被施加到栅电极110而导通，并且源电极耦合到由电力供应源106 供应的低电压GND，所以当晶体管108被导通时晶体管108的栅源电压V es等于VDD。
[0034] 图lb示出了终端电路120,其与图la的终端电路100类似，但利用了 p沟道 (PM0S)晶体管而不是NM0S晶体管作为阻抗元件。终端电路120包括耦合在输出节点124 与提供高电压V DD的电力供应源126之间的电阻器122。晶体管128进而耦合在电阻器122 与电力供应源126之间。晶体管128被配置为响应于施加到晶体管128的栅电极130的控 制信号电压V ENmE而导通以通过电阻器122和晶体管128将输出节点124电气耦合到电力 供应源126。晶体管128被配置为当控制信号电压V ENA_等于低电压时导通。因为晶体管 128被配置为响应于低电压（例如，地）被施加到栅电极130而导通，并且源电极耦合到供 应高电压V DD的电力供应源126,所以当晶体管128被导通时晶体管128的栅源电压Ves等 于-V DD。
[0035] 因此，作为NM0S晶体管的晶体管108和作为PM0S晶体管的晶体管128两者的栅 源电压V es都是高电压VDD的函数。在NM0S晶体管108的情况下，Ves等于V DD。在PM0S晶 体管128的情况下，Ves等于-VDD。
[0036] 终端电路100或120的总阻抗Z可被设计为紧密匹配耦合到输出节点104或124 的传输线的阻抗。例如，终端电路1〇〇或120可被设计为以在50-100欧姆（Ω)的范围中 的阻抗Z工作。当然，电阻器102或122的电阻或阻抗一般不倾向于随着电阻器102或122 两端的电压变动而变动，因为电阻器是线性器件。
[0037] 另一方面，分别与电阻器102和122串联的晶体管108或128的阻抗将倾向于随 着终端电路100和120两端的电压变动而变动。例如，饱和模式中的晶体管的电流在以下 式⑴中示出：
[0038]
【权利要求】
1. 一种耦合到第一电力供应源的阻抗电路，该阻抗电路包括： 输出节点； 耦合在所述输出节点与所述第一电力供应源之间的晶体管，其中所述晶体管包括栅电 极；以及 电压源，该电压源电气耦合到所述晶体管的栅电极并且被配置为向所述晶体管的栅电 极施加栅电压，其中所述电压源包括： 串联电气耦合在电路节点与所述第一电力供应源之间的多个阻抗元件，以及 电气耦合在所述电路节点与第二电力供应源之间的电流源。
2. 如权利要求1所述的阻抗电路，还包括电气耦合在所述晶体管与所述输出节点之间 的电阻器。
3. 如权利要求1所述的阻抗电路，其中，所述阻抗元件包括多个二极管方式连接的晶 体管或者多个二极管。
4. 如权利要求1所述的阻抗电路，其中，所述第一电力供应源被配置为提供第一电压 并且所述第二电力供应源被配置为提供第二电压，其中所述第一电压高于所述第二电压。
5. 如权利要求1所述的阻抗电路，其中，所述第一电力供应源被配置为提供第一电压 并且所述第二电力供应源被配置为提供第二电压，其中所述第一电压低于所述第二电压。
6. 如权利要求1所述的阻抗电路，其中，所述电压源还包括多路复用器，所述多路复用 器包括电气耦合在所述电路节点与所述第一电力供应源之间的高电压端子和低电压端子， 其中所述多路复用器被配置为响应于控制信号电压而选择性地将所述电路节点电气耦合 到所述晶体管的栅电极。
7. 如权利要求1所述的阻抗电路，其中，每个所述阻抗元件被配置为具有统一且恒定 的电压降。
8. -种阻抗电路，包括： 晶体管，该晶体管包括栅电极；以及 电压源，该电压源电气耦合到所述晶体管的栅电极并且被配置为向所述晶体管的栅电 极施加栅电压，其中所述电压源包括： 串联电气耦合到电路节点的多个阻抗元件，以及 电气耦合在所述电路节点与第一电力供应源之间的电流源。
9. 如权利要求8所述的阻抗电路，还包括输出节点，其中，所述晶体管电气耦合在所述 输出节点与第二电力供应源之间。
10. 如权利要求9所述的阻抗电路，还包括电气耦合在所述晶体管与所述输出节点之 间的电阻器。
11. 如权利要求9所述的阻抗电路，其中，所述第一电力供应源被配置为提供第一电压 并且所述第二电力供应源被配置为提供第二电压，其中所述第一电压高于所述第二电压。
12. 如权利要求9所述的阻抗电路，其中，所述第一电力供应源被配置为提供第一电压 并且所述第二电力供应源被配置为提供第二电压，其中所述第一电压低于所述第二电压。
13. 如权利要求9所述的阻抗电路，其中，所述电压源还包括多路复用器，所述多路复 用器包括电气耦合在所述电路节点与所述第一电力供应源之间的高电压端子和低电压端 子，其中所述多路复用器被配置为响应于控制信号电压而选择性地将所述电路节点电气耦 合到所述晶体管的栅电极。
14. 如权利要求8所述的阻抗电路，其中，所述阻抗元件包括多个二极管方式连接的晶 体管或者多个二极管。
15. 如权利要求8所述的阻抗电路，其中，每个所述阻抗元件被配置为具有统一且恒定 的电压降。
16. -种制作阻抗电路的方法，该方法包括： 将电压源电气耦合到晶体管的栅电极；以及 从所述电压源向所述晶体管的栅电极施加栅电压，其中所述电压源包括： 串联电气耦合到电路节点的多个阻抗元件，以及 电气耦合在所述电路节点与第一电力供应源之间的电流源。
17. 如权利要求16所述的方法，还包括将所述晶体管电气耦合在所述阻抗电路的输出 节点与第二电力供应源之间。
18. 如权利要求17所述的方法，还包括： 从所述第一电力供应源提供第一电压；以及 从所述第二电力供应源提供第二电压，其中所述第一电压高于所述第二电压。
19. 如权利要求17所述的方法，还包括： 从所述第一电力供应源提供第一电压；以及 从所述第二电力供应源提供第二电压，其中所述第一电压低于所述第二电压。
20. 如权利要求16所述的方法，其中，所述阻抗元件包括多个二极管方式连接的晶体 管或者多个二极管。
【文档编号】H02M1/08GK104283407SQ201410275841
【公开日】2015年1月14日 申请日期:2014年6月19日 优先权日:2013年7月8日
【发明者】N.贾法里 申请人:三星显示有限公司