升压电路的制作方法

本发明涉及一种升压电路，尤指一种可提高电路效率的升压电路。

背景技术：

在电子装置中，通过直流对直流电压转换的电路，可以达到电压位准的调节，其中当输出电压比输入电压高时，则称之为升压电路。随着电路技术的演进，升压电路已演变出不同的变化，以适用于不同的目的或架构。

举例来说，请参考图1，图1为公知一升压电路10的示意图。升压电路10包含有一输入端100、一电感110、一晶体管112、一二极管120、一输出端130以及一输出单元140。输出单元140包含有一输出电容142以及输出电阻144、146。其中，晶体管112的导通或截止状态受控于驱动信号SC。当升压电路10处于充电过程时，晶体管112被导通，使得输入电压源Vin、电感110以及晶体管112形成导通路径，此时输入电压源Vin对电感110充电，使得电感110储存能量。当升压电路10处于放电的过程时，晶体管112不导通而形成断路，此时电感110、输出单元140的输出电容142形成放电路径，使得电感110将所储存的能量传递至输出电容142以产生输出电压Vout。输出电压Vout高于输入电压源Vin的电压，以达到升压的目的。

简单来说，升压电路10根据晶体管112的导通与否，使得电感110在充电过程时累积能量，并在放电时输出一高于输入电压源Vin的输出电压Vout。但是，在升压电路10的操作期间，常会因为大电流通过晶体管112而造成异常发热或损坏，进而导致升压电路10无法运作。

此外，请参考图2，图2为公知一升压电路20的示意图。如图2所示。升压电路20包含有一输入端200、一电感210、一二极管220、一输出端230、输出单元240以及晶体管212、214。输出单元240包含有一输出电容242、输出电阻244、246。其中，晶体管212、214的导通或截止状态受控于驱动信号SC；与升压电路10不同的地方在于，并联的晶体管212与晶体管214将输入的电流分流，使得晶体管212或晶体管214不会因为电流过大而造成异常发热或损坏，进而影响升压电路20的运作。然而，因为晶体管212、214在并联时为同步工作，因此，在相同的充电次数情况下，升压电路20的晶体管212、214导通的开关次数总和会比升压电路10的晶体管112导通的开关次数多出一倍，而降低升压电路开关的效率。

因此，如何在升压电路的公知技术所存在的缺点中，降低晶体管开关次数总和并且亦能提供具有保护电路的优点，便成为了业界的努力目标之一。

从而，需要提供一种升压电路来满足上述需求。

技术实现要素：

因此，本发明的主要目的在于提供一种降低开关次数总和且保护电路的升压电路。

本发明公开一种升压电路，该升压电路包括：一储电组件，该储电组件耦接于一输入电压源；多个开关单元，其中每一开关单元导通时，该输入电压源、该储电组件与该每一开关单元形成一导通路径，使得该输入电压源对该储电组件充电；以及一控制单元，该控制单元用来根据一驱动信号，依序导通该多个开关单元。

本发明可避免因大电流导致的发热或损坏，并且利用延迟时间处理，降低单一晶体管的开关次数，以提高升压电路的效率。

附图说明

图1及图2分别为公知一升压电路的示意图。

图3为本发明的一升压电路的实施例示意图。

图4为图3中驱动信号的波形时序图。

图5A为本发明实施例的升压电路的一变化实施例示意图。

图5B至图5D分别为图5A中的升压电路在不同周期阶段的运作示意图。

图6为本发明实施例的升压电路的另一变化实施例示意图。

主要组件符号说明：

10、20、30、50、60 升压电路

100、200、300、500、600 输入端

110、210、510、610 电感

112、212、214、512、514、516、612、614、616 晶体管

120、220、320、520、620 二极管

130、230、330、530、630 输出端

140、240、340、540、640 输出单元

142、242、542、642 输出电容

144、146、244、246、544、546、644、646 输出电阻

310 储电组件

312、314、316 开关单元

350、550、650 控制单元

C1 第一周期

C2 第二周期

C3 第三周期

IL1 第一充电路径

IL2 第二充电路径

IL3 第三充电路径

SW1 第一开关信号

SW2 第二开关信号

SW3 第三开关信号

Vin 输入电压源

Vout 输出电压

具体实施方式

请参考图3，图3为本发明的一升压电路30的实施例示意图。升压电路30包含有一输入端300、一储电组件310、一二极管320、一输出端330、一输出单元340、一控制单元350以及开关单元312、314、316。输入端300耦接至一输入电压源Vin。储电组件310用来调节电能，以在开关单元导通时储存由输入电压源Vin所提供的电能，并在开关单元不导通时，将所储存的电能输出至输出单元340。控制单元350根据驱动信号SC，依序导通该多个开关单元。当任一开关单元导通时，输入电压源Vin、储电组件310与操作于导通状态的开关单元之间会形成一导通路径(充电路径)，使得输入电压源Vin对储电组件310充电。

详细来说，请参考图4，图4为图3中的驱动信号SC的波形时序图。一驱动装置(未绘示于图中)产生驱动信号SC并将之提供至控制单元350。当控制单元350接收到驱动信号SC后，控制单元350根据驱动信号SC输出一第一开关信号SW1至开关单元312，使得开关单元312在第一周期C1导通。在此情况下，在第一周期C1期间，输入电压源Vin、储电组件310与开关单元312形成一导通路径，使得该输入电压源Vin对该储电组件310充电。在第二周期C2期间，控制单元350根据驱动信号SC输出一第二开关信号SW2至开关单元314，使得开关单元314导通，此时输入电压源Vin、储电组件310与开关单元314形成一导通路径，使得该输入电压源Vin对该储电组件310充电。在第三周期C3期间，控制单元350根据驱动信号SC输出一第三开关信号SW3至开关单元316，使得开关单元316导通，此时输入电压源Vin、储电组件310与开关单元316形成一导通路径，使得该输入电压源Vin对该储电组件310充电。其中，第一周期C1、第二周期C2以及第三周期C3为不重叠的周期。简言之，控制单元350根据驱动信号SC，在不同的周期间隔依序导通开关单元312、开关单元314以及开关单元316，并且在每一开关单元处于导通状态时为储电组件310进行充电储存能量。在开关单元312、314、316未导通时，储电组件310将所储存的电能输出至输出单元340以在输出端330产生输出电压Vout，进而实现升压电路的功能。

在一实施例中，驱动信号SC、第一开关信号SW1、第二开关信号SW2与第三开关信号SW3具有相同信号波形。在第一周期C1，控制单元350可将所接收到的驱动信号SC(此时作为第一开关信号SW1)传送至开关单元312，使得开关单元312在第一周期C1处于导通状态。在第二周期C2，控制单元350将驱动信号SC(此时作为第二开关信号SW2)传送至开关单元314，使得开关单元314在第二周期C2处于导通状态。在第三周期C3，控制单元350将驱动信号SC(此时作为第三开关信号SW3)传送至开关单元316，使得开关单元316在第三周期C3处于导通状态。

换言之，通过控制单元350的控制，开关单元312、314、316会在不同时间间隔中被导通，使储电组件310进行充电程序。通过控制单元350的控制，驱动装置仅需产生驱动信号SC即可让储电组件310在第一周期C1、第二周期C2以及第三周期C3中进行充电程序。

请参考图5A，图5A为本发明实施例的一升压电路50的示意图。升压电路50包含有一输入端500、一电感510、一二极管520、一输出端530、一输出单元540、一控制单元550以及晶体管512、514、516。其中，输出单元540包含有一输出电容542以及输出电阻544、546。控制单元550包含有一接收单元552、一第一延迟单元554以及一第二延迟单元556。请一并参考图5A至图5D。其中，图5B至图5D为分别为第一周期C1、第二周期C2以及第三周期C3中升压电路50的运作示意图。首先，当接收单元552接收一驱动信号SC后，接收单元552将驱动信号SC输出至第一晶体管512(如同图4中的第一开关信号SW1)，以导通第一晶体管512。同时，接收单元552也会将驱动信号SC输出至第一延迟单元554。在此情况下，如图5B所示，在第一周期C1中，第一晶体管512会导通，第二晶体管514与第三晶体管516则处于截止状态。因此，在第一周期C1期间，输入电压源Vin、电感510与晶体管512形成一第一充电路径IL1，且输入电压源Vin对电感510进行充电。

另一方面，当第一延迟单元554接收到由接收单元552所传送过来的驱动信号SC后，第一延迟单元554会对驱动信号SC进行延迟处理。例如第一延迟单元554可将驱动信号SC延迟第一延迟时间T1，其中第一延迟时间T1可等于第一周期C1的长度。第一延迟单元554对驱动信号SC进行延迟处理后，会在第二周期C2开始时将驱动信号SC输出到第二晶体管514及第二延迟单元556。也就是说，在第一周期C1中，第一晶体管512会导通，使得输入电压源Vin得以对电感510进行充电。同时，在第一周期C1中，第一延迟单元554会对驱动信号SC进行延迟处理。

进一步地，在第二周期C2开始时，第一延迟单元554将驱动信号SC输出至第二晶体管514(如同图4中的第二开关信号SW2)，以导通第二晶体管514，并且第一延迟单元554也会将驱动信号SC输出第二延迟单元556。在此情况下，如图5C所示，在第二周期C2中，第二晶体管514会导通，第一晶体管512与第三晶体管516则处于截止状态。 因此，在第二周期C2中，输入电压源Vin、电感510与晶体管514形成第二充电路径IL2，且该输入电压源Vin对电感510进行充电。

当第二延迟单元556接收到由第一延迟单元554所传送过来的驱动信号SC后，第二延迟单元556会对驱动信号SC进行延迟处理。例如第二延迟单元556可将驱动信号SC延迟第二延迟时间T2，其中第二延迟时间T2可等于第二周期C2的长度。第二延迟单元556对驱动信号SC进行延迟处理后会第三周期C3开始时将驱动信号SC输出到第三晶体管516(如同图4中的第三开关信号SW3)，以导通第三晶体管516。在此情况下，如图5D所示，在第三周期C3中第三晶体管516会导通，第一晶体管512与第二晶体管514则处于截止状态。因此，在第三周期C3期间，输入电压源Vin、电感510与晶体管516形成第三充电路径IL3，且输入电压源Vin对电感510进行充电。由上述可知，升压电路50在不同周期依序导通晶体管512、514、516，对电感510充电，使得电感510储存能量。简言之，当驱动装置输出一驱动信号SC后，升压电路50的晶体管512、514、516将会依序被导通来进行储电工作。在此情况下，升压电路50的总开关频率将达单一开关晶体管的工作频率的三倍，且升压电路50的总开关也等于驱动装置的输出工作频率的三倍，因而有效提高升压电路的电路效率。

另一方面，当升压电路50处于放电的过程时，晶体管512、514、516不导通而形成断路，此时电感510、二极管520以及输出单元540形成一放电路径，使得电感510将在充电过程中所储存的能量传递至输出电容542以产生输出电压Vout，以达到升压的目的。

请参考图6，图6为本发明实施例的一升压电路60的示意图。升压电路60包含有一输入端600、一电感610、一二极管620、一输出端630、一输出单元640、一控制单元650以及晶体管612、614、616。其中，输出单元640包含有一输出电容642以及输出电阻644、646。控制单元包含有一接收单元652、一第一延迟单元654以及一第二延迟单元656。由图6可知，图6中控制单元的第一延迟单元654以及第二延迟单元656耦接方式与图5A至图5D不同，其中第一延迟单元654以及第二延迟单元656并联地耦接于接收单元652。详细来说，在图6中，当控制单元650中的接收单元652接收驱动信号SC后，即将驱动信号SC分别传送至晶体管612、第一延迟单元654以及第二延迟单元656。在第一周期C1开始时，接收单元652将驱动信号SC输出至第一晶体管612(如同图4中的第一开关信号SW1)，以导通第一晶体管612。在第一周期C1期间，第一晶体管612会导通，第二晶体管614与第三晶体管616则处于截止状态。因此，在第一周期C1期间，输入电压源Vin、电感610与晶体管612形成一第一充电路径IL1且输入电压源Vin对电感610进行充电。

另一方面，当第一延迟单元654接收到由接收单元652所传送过来的驱动信号SC后，第一延迟单元654会对驱动信号SC进行延迟处理。在第二周期C2开始时第一延迟单元654将驱动信号SC输出至第二晶体管614(如同图4中的第二开关信号SW2)，以导通第二晶体管612。在第二周期C1期间，第二晶体管614会导通，使得输入电压源Vin得 以对电感510进行充电。当第二延迟单元656接收到由接收单元652所传送过来的驱动信号SC后，第二延迟单元656会对驱动信号SC进行延迟处理。在第三周期C3开始时第二延迟单元656将驱动信号SC输出至第三晶体管616(如同图4中的第三开关信号SW3)，以导通第三晶体管616。如此一来，在第三周期C3期间，第三晶体管616会导通，使得输入电压源Vin得以对电感510进行充电。如此一来，升压电路60不仅可以藉由延迟时间处理分别导通晶体管612、614、616降低晶体管612、614、616的开关损耗，亦可保有晶体管612、614、616之间并联分流以防止大电流所导致的发热或损坏，以维持正常运作。

需注意的是，升压电路30、50、60为本发明的实施例，本领域普通技术人员应当可据以做不同的变化。举例来说，储电组件可为一电容、一电感或其他任何可储电的装置。开关单元可为晶体管，例如金属氧化物半导体场效应晶体管、绝缘栅双极晶体管或双极结型晶体管，但不以此为限。

综上所述，公知技术的升压电路通常会因为大电流导致单一晶体管的发热而影响正常运作。相较之下，本发明实施例可避免因大电流导致的发热或损坏。更重要的是，利用延迟时间处理，降低单一晶体管的开关次数，以提高升压电路的效率。

以上所述仅为本发明的较佳实施例，凡是根据本发明权利要求书所做的等同变化与修饰，皆应属本发明的涵盖范围。