1.一种开关电源的控制方法，所述开关电源具有原边控制器、负载及变压器，其特征在于：在所述负载与变压器副边绕组之间相连设置次级控制器及次级MOS M2，在变压器副边绕组的一端，所述次级控制器实时监测次级工作状态及负载传递的通信信号类型，并根据信号类型，在开关周期的消磁区间内产生开关脉冲信号VG；所述开关脉冲信号VG通过在消磁区间内开关次级MOS M2，并使次级MOS M2的源端和漏端压降突变；压降突变信号通过变压器的辅助绕组耦合到原边控制器的FB端；在变压器原边绕组及辅助绕组的一端，所述原边控制器在消磁区间内检测FB端的电位突变幅度，并在FB端电位突变幅度大于预设定值△Vref时，判断为通信信号并记录信号信息、做出与信号信息对应的控制动作。
2.根据权利要求1所述开关电源的控制方法，其特征在于：所述次级控制器包括电压/电流检测模块、控制单元&PWM模块、通信模块、DRIVER；所述电压/电流检测模块分别与输入端口IDET、控制单元&PWM模块、通信模块相连；所述控制单元&PWM模块与通信模块相连；所述通信模块与输入端口DCI、DRIVER模块相连；所述DRIVER与输出端口VG相连；所述通信模块检测通信信号DCI和次级状态信号DATE，两种输入中有且只有一种有效时，通信模块根据输入内容编码产生对应串码，在消磁区间内编译开关脉冲信号VG，所述串码通过1个/多个周期完成向原边控制器的FB端传输。
3.根据权利要求2所述开关电源的控制方法，其特征在于：所述通信模块包括2选1模块、编码电路以及将编码电路输出与PWM信号逻辑与的与门AND4；所述2选1模块分别与输入信号DCI、输入信号DATE、编码电路相连；所述编码电路分别与与门AND4、输入信号PWM相连；所述与门AND4分别与输入信号PWM、输出信号VG相连；编译的所述开关脉冲信号VG在每个消磁区间内只有低电平或者高电平中的一个状态：所述开关脉冲信号VG为低电平时关闭次级MOS M2，次级消磁时次级MOS M2的体二级管正偏导通；所述开关脉冲信号VG为高电平时开启次级MOS M2，次级消磁时次级MOS M2沟道导通；在消磁区间通过开关次级MOS M2，使次级MOS M2的源端和漏端压降突变。
4.根据权利要求2所述开关电源的控制方法，其特征在于：所述通信模块包括2选1模块，编码电路，延时单元DELAY2，将编码电路输出与PWM信号逻辑与的与门AND5以及将延时单元DELAY2的输出与PWM信号逻辑与的与门AND6；所述2选1模块分别与输入信号DCI、输入信号DATE、编码电路相连；所述编码电路分别与与门AND5、与门AND6相连；所述与门AND5与输出信号VG、输入信号PWM相连；所述延时单元DELAY2分别与输入信号CTRL、与门AND6相连；所述与门AND6与输入信号PWM相连；编译的所述开关脉冲信号VG在每个消磁区间内有包含低电平或者高电平的多个状态：所述开关脉冲信号VG为低电平时关闭次级MOS M2，次级消磁时次级MOS M2的体二级管正偏导通；所述开关脉冲信号VG为高电平时开启次级MOS M2，次级消磁时次级MOS M2沟道导通；在消磁区间通过开关次级MOS M2，使次级MOS M2的源端和漏端压降突变。
5.根据权利要求1所述开关电源的控制方法，其特征在于：所述原边控制器，包括电压检测模块、控制器、PWM模块、电流检测模块、通信检测模块；所述通信检测模块分别与输入端口FB、电压检测模块、控制器相连；所述电压检测模块分别与控制器、输入端口FB相连；所述电流检测模块分别与控制器、输入端口CS相连；所述PWM模块分别与控制器、输出端口GATE相连；通信检测模块在消磁区间内检测相邻两个周期FB值的突变幅度，当突变幅度大于或等于预设定值△Vref时，通信检测模块将输出信号CODING置为高电平，当突变幅度小于预设定值△Vref时，通信检测模块将输出信号CODING置为低电平，输出信号CODING与所述开关脉冲信号VG相对应，实现副边与原边的通信。
6.根据权利要求5所述开关电源的控制方法，其特征在于：所用的通信检测模块包括采样保持模块S/H、加法器ADD1、比较器、触发器DFF1、触发器DFF2、延迟单元DELAY1、将SAMPLE信号和DELAY1单元输出信号相与的与门AND1；所述采样保持模块S/H分别与加法器ADD1和与门AND1、输入端口FB相连；所述加法器ADD1分别与比较器、阈值基准ΔVref相连；所述比较器分别与输入端口FB、触发器DFF1、触发器DFF2相连；所述触发器DFF1分别与输入信号FB_CHECK、延迟单元DEALY1相连；所述触发器DFF2分别与输入信号FB_CHECK、输出信号CODING相连。
7.根据权利要求5所述开关电源的控制方法，其特征在于：所用的通信检测模块包括采样保持模块S/H、加法器ADD2、比较器、将比较器输出信号与FB_CHECK信号逻辑与的与门AND2、计数器、将比较器输出信号与计数器输出信号逻辑与的与门AND3；所述采样保持模块S/H分别与加法器ADD2、输入信号SAMPLE、输入端口FB相连；所述加法器ADD1分别与比较器、阈值基准ΔVref相连；所述比较器分别与输入端口FB、与门AND2的输入、与门AND3的输入相连；所述与门AND2与输入信号FB_CHECK相连；所述比较器分别与与门AND2、与门AND3相连；所述与门AND3与输出信号CODING相连。