用于功率转换器控制的德尔塔西格玛调制的制作方法
关于增加开关模式功率转换器的耐久性和/或效率，存在各种挑战。并非必须使用更加稳健的材料和部件，开关模式功率转换器可以通过其开关的更加精确的控制来改善性能。开关模式功率转换器的控制器可以通过获取与功率转换器的部件的操作状态或条件有关的更加准确的信息来更加精确地控制其开关。例如，一些控制器依赖于系统的不同部分处的电压和电流电平的非常准确的模拟测量来确定是否改变开关的操作状态。
一些开关模式功率转换器包括在功率源与负载之间提供电流隔离层的变压器。这样的功率转换器的控制器还可以通过获取与电流隔离层两侧的部件的操作状态或条件有关的信息来改善其开关的控制。比如，控制器可以通过接收与位于变压器的次级侧的元件的操作状态或条件有关的信息来更好地控制位于变压器的初级侧的元件。
技术实现要素：
通常，描述以下电路和技术，其用于使得功率转换器能够使用德尔塔西格玛(delta-sigma)调制技术用于遍及系统在内部中继信息。通过使用德尔塔西格玛调制技术，控制器可以能够更快地获得与功率转换器的各种部件的操作状态或条件有关的非常准确的信息，从而使得控制器能够更加精确地控制系统的不同部分。
在一个示例中，本公开涉及一种方法，其包括：由集成电路接收一个或多个模拟输入，该一个或多个模拟输入指示反激式功率转换器的变压器的次级侧绕组上的次级侧电压；集成电路的德尔塔西格玛转换器将一个或多个模拟输入转换成指示次级侧电压的数字比特流；由集成电路的级联的积分器梳状滤波器确定与数字比特流相关联的比例因子、与数字比特流相关联的积分因子、以及与数字比特流相关联的微分因子；以及由集成电路基于比例因子、积分因子和微分因子来控制被耦合至反激式功率转换器的次级侧绕组的同步整流切换元件。
在另一示例中，本公开涉及一种反激式转换器，其包括：具有初级侧绕组和次级侧绕组的变压器；被配置成将初级侧绕组耦合至电压源以及从电压源解耦合初级侧绕组的初级切换元件；耦合至次级侧绕组并且被配置成在初级侧绕组被从电压源解耦合时执行同步整流的次级切换元件；以及用于控制次级切换元件执行同步整流的集成电路，其中集成电路包括：被配置成接收指示次级侧绕组上的次级侧电压的一个或多个模拟输入并且将一个或多个模拟输入转换成指示次级侧电压的数字比特流的德尔塔西格玛调制器；以及被配置成确定与数字比特流相关联的比例因子、与数字比特流相关联的积分因子、以及与数字比特流相关联的微分因子的级联的积分器梳状滤波器，其中集成电路被配置成基于比例因子、积分因子和微分因子来控制次级切换元件。
在另一示例中，本公开涉及一种方法，其包括：在初始地接通反激式转换器的初级切换元件以对变压器充电之后，反激式转换器的初级侧控制器接收模拟输入，该模拟输入指示变压器的初级侧辅助绕组处的电压；由初级侧控制器基于模拟输入确定初级侧辅助绕组处的电压的积分；在断开初级切换元件之后，由初级侧控制器基于积分来检测与初级侧辅助绕组处的电压相关联的拐点电压；以及响应于检测到拐点电压，由初级侧控制器随后接通初级切换元件以对变压器充电。
在另一示例中，本公开涉及一种反激式转换器，其包括：具有初级侧绕组、初级侧辅助绕组和次级侧绕组的变压器；被配置成将所述初级侧绕组耦合至电压源以及从电压源解耦合所述初级侧绕组的初级切换元件；拐点电压检测单元；以及控制器，拐点电压检测单元被配置成：基于指示初级侧辅助绕组处的电压的模拟输入来确定初级侧辅助绕组处的电压的积分；以及基于积分来检测与初级侧辅助绕组处的电压相关联的拐点电压，控制器被配置成：在初始地接通初级切换元件以将初级侧绕组耦合至电压源以对变压器充电之后，断开初级切换元件；以及响应于拐点电压检测单元检测到与初级侧辅助绕组处的电压相关联的拐点电压，随后接通初级切换元件以将初级侧绕组耦合至电压源以对变压器充电。
下面在附图和描述中给出一个或多个示例的细节。本公开的其他特征、目的和优点根据描述和附图并且根据权利要求将很清楚。
附图说明
图1是图示根据本公开的一个或多个方面的用于转换来自功率源的功率的示例系统的框图；
图2是图示根据本公开的一个或多个方面的图1所示的示例系统的示例功率转换器的框图，其被配置成执行同步整流；
图3是图示根据本公开的一个或多个方面的图2所示的示例功率转换器的各种电气特性的时序图；
图4A-4C是图示图2的示例功率转换器的示例同步整流积分电路的各种部件的详细视图的概念图；
图5是图示根据本公开的一个或多个方面的由图2的示例功率转换器执行的示例操作的流程图；
图6是图示根据本公开的一个或多个方面的图1所示的示例系统的示例功率转换器的电路图，其被配置成执行反激式控制；
图7是图示根据本公开的一个或多个方面的图6所示的示例功率转换器的各种电气特性的时序图；
图8是图示图6的示例功率转换器的示例控制单元的示例拐点电压检测单元的概念图；
图9是图示根据本公开的技术的使用图8的示例拐点电压检测单元的图6的示例控制单元的示例操作的流程图；
图10是图示图6的示例功率转换器的示例控制单元的附加示例拐点电压检测单元的概念图；以及
图11是图示根据本公开的技术的使用图10的示例拐点电压检测单元的图6的示例控制单元的示例操作的流程图。
具体实施方式
德尔塔西格玛调制是一种在数字信号处理(DSP)中用于将模拟信号编码成高分辨率数字信号的技术，高分辨率数字信号然后可以被传送、解码和转换回模拟形式。例如，在传统的模数转换器(ADC)中，ADC对模拟信号积分或者以特定采样频率采样，并且然后将采样得到的模拟信号量化成数字形式。
德尔塔西格玛调制执行两个步骤以减小ADC过程中的误差噪声。首先，德尔塔西格玛调制器计算模拟信号的当前样本与模拟信号的先前样本之间的增量(例如差异)。然后，德尔塔西格玛调制器对增量求积分并且以过采样频率将积分后的增量数字化成数字比特流(例如使用比较器的1比特)，过采样频率通常远高于最高数字频率。接着，德尔塔西格玛调制器将数字比特流转换回模拟信号以便从模拟输入信号中减去该模拟信号。在一些示例中，可以扩展德尔塔西格玛调制过程以覆盖多个迭代(更高阶的德尔塔西格玛转换器)或比特(例如使用四个比较器将增加转换成两个比特并且采用两比特DAC)。德尔塔西格玛ADC可以将数字滤波器应用于德尔塔西格玛调制器的数字输出以产生更高分辨率但是更低采样频率的数字比特流作为其输出。德尔塔西格玛调制的原理也可以应用于将高频数字比特流转换回模拟信号。
通常，描述以下电路和技术：其用于使得功率转换器系统能够使用德尔塔西格玛调制技术用于得到与功率转换器系统的一个或多个部件的操作状态或条件有关的信息。通过使用德尔塔西格玛调制，可以使用数字部件来代替系统的模拟部分以使得系统能够以更高的准确性并且以更高的分辨率更加快速地获得与功率转换器系统的操作状态或条件有关的信息，从而使得控制器能够更加精确地控制系统。使用数字操作代替模拟部件还可以减小系统的大小(例如通过使用较小的硅衬底)，并且可以产生更加稳健和灵活的实现方式，该实现方式可以通过改变或修改数字逻辑和控件而非断开模拟部件以及使用不同的模拟部件代替模拟部件来被改变或修改。
图1是图示根据本公开的一个或多个方面的用于转换来自功率源2的功率的系统1的框图。图1将系统1示出为具有三个单独的并且不同的部件，这些部件被示出为功率源2、功率转换器6和负载4，然而系统1可以包括附加的或者更少的部件。功率源2、功率转换器6和负载4可以是三个单独的部件，或者可以表示提供如本文中描述的系统1的功能的一个或多个部件的组合。
系统1包括向系统1提供电功率的功率源2。功率源2存在大量示例，并且这些示例可以包括但不限于电力网、发电机、变压器、电池、太阳能电池板、风车、再生制动系统、水力发电机或风能发电机、或者能够向系统1提供电功率的任何其他形式的设备。
系统1包括功率转换器6，功率转换器6将链路8处的功率输入(例如来自源2)转换成链路10处的功率输出(例如用于负载4)。在一些示例中，功率转换器6作为反激式转换器。也就是，反激式转换器6可以是变压器隔离的转换器，其将其电感器分为一个或多个变压器以增加其输入与输出之间的电压比以及将源2从负载4电流隔离。在其他示例中，反激式转换器6可以是LLC转换器或者其他类型的功率转换器。
系统1还包括负载4。负载4接收由功率转换器6转换得到的电功率(例如电压和电流)。在一些示例中，由功率转换器6转换得到的功率在到达负载4之前通过滤波器(未示出)。在一些示例中，滤波器是功率转换器6的子部件，功率转换器6的外部部件、和/或负载4的子部件。在任何情况下，负载4(本文中有时也称为设备4)可以使用来自功率转换器6的经滤波的或未经滤波的的电功率来执行功能。
存在负载4的大量示例，并且这些示例可以包括但不限于计算设备和相关部件，诸如微处理器、电气部件、电路、膝上型计算机、台式计算机、平板计算机、移动电话、电池、扬声器、照明单元、汽车/船舶/飞机/火车相关部件、电机、变压器、或者从功率转换器接收电压或电流的任何其他类型的电气设备和/或电路系统。
功率源2可以通过链路8提供具有第一电压和电流电平的电功率。负载4可以通过链路10接收具有第二电压和电流电平的由功率转换器6转换得到的电功率。链路8和10表示能够从一个位置向另一位置传导电功率的任何介质。链路8和10的示例包括但不限于物理和/或无线电气传输介质，诸如电线、电迹线、传导性气体管、双绞线等。链路8和10中的每个分别在功率源2与功率转换器6之间以及在功率转换器6与负载4之间提供电耦合。另外，链路10提供反馈回路或电路，用于承载与被输出回功率转换器6的功率的特性相关联的信息。
在系统1的示例中，由功率源2递送的电功率可以通过转换器6被转换成具有满足负载4的功率要求的经调节的电压和/或电流电平的功率。比如，功率源2可以在链路8输出并且功率转换器6可以在链路8接收具有第一电压电平的功率。功率转换器6可以将具有第一电压电平的功率转换成具有负载4所需要的第二电压电平的功率。功率转换器6可以在链路10输出具有第二电压电平的功率。
负载4可以在链路10接收具有第二电压电平的功率。负载4可以使用具有第二电压电平的功率执行功能(例如对微处理器供电、对电池充电等)。功率转换器6可以通过链路10接收与具有第二电压电平的功率相关联的信息。比如，功率转换器6的反馈控制(例如电流感测)电路系统可以检测链路10处的功率输出的电压或电流电平，并且转换器6的控制单元可以基于所检测到的电压或电流电平来调节链路10处的功率输出，以使得经滤波的功率输出具有符合负载4所需要的电压或电流电平容忍窗口的不同的电压或电流电平。
功率转换器6可以包括控制器，控制器使用德尔塔西格玛调制技术确定控制链路10处的功率输出或者功率转换器6的其他部分所必需的信息。通过使用德尔塔西格玛调制，可以使用数字部件来代替系统1的模拟部分以使得系统1能够以更高的准确性以及更高的分辨率更快地获得与系统1的操作状态或条件有关的信息，从而使得控制器能够更加精确地控制系统1。使用数字操作代替模拟部件还可以减小系统1的大小(例如通过使用较小的硅衬底)，并且可以产生更加稳健和灵活的实现方式，该实现方式可以通过改变或修改数字逻辑和控件而非断开模拟部件以及使用不同的模拟部件代替模拟部件来被改变或修改。
图2是图示根据本公开的一个或多个方面的作为图1所示的示例系统的示例功率转换器的功率转换器6A的电路图，其被配置成执行同步整流。功率转换器6A是反激式转换器，并且包括变压器22。变压器22在功率转换器6A的初级侧与功率转换器6A的次级侧之间提供隔离。
控制器12A被示出为被定位在功率转换器6A的初级侧的初级控制器。在其他示例中，控制器12A可以是位于功率转换器6A的次级侧的次级控制器。除了控制器12A，功率转换器6A的初级侧包括整流器28、输入电容器29、以及串联布置在整流器28与变压器22的初级绕组24A之间的初级切换元件25。在图2的示例中，初级切换元件25是功率MOSFET并且包括本体二极管。
功率转换器6A的次级侧包括与负载4并联的输出电容器30、以及串联布置在次级绕组24B与输出电容器30/负载4之间的次级切换元件40(例如包括本体二极管的功率MOSFET)。转换器6A的次级侧还包括(可选地)分压器44以及同步整流(SR)集成电路(IC)42(简单地称为“SRIC 42”)。
控制器12A可以是处理器、专用集成电路(ASIC)、微控制器、现场可编程门阵列(FPGA)、或者被配置成执行本文中描述的操作的任何其他类型的处理设备或处理单元。在一些示例中，控制器12A包括存储器，诸如非暂态计算机可读存储介质，并且执行存储在其上的指令以执行本文中描述的操作。
在操作中，控制器12A可以经由链路16向初级切换元件25提供门控信号，门控信号使得元件25的MOSFET接通或断开。控制器12A可以在链路16上生成门控信号，门控信号使得元件25的MOSFET接通并且因此使得电流从源2经由链路8流经初级绕组24A。控制器12A可以生成不同的门控信号，该不同的门控信号使得元件25的MOSFET断开并且因此阻止电流从源2经由链路8流经初级绕组24A。控制器12A可以调制去往初级切换元件25的门控信号。这样，控制器12A可以使得转换器6A改变转换器6A在链路10上输出的输出电压VOUT。
在切换循环期间，当次级切换元件40的本体二极管变为被反向偏置时，从输出电容器30供应负载电流(IOUT)。输出电容器30通常具有足够大的电容，该电容足以在时间周期TON期间供应所需量的负载电流IOUT，同时仍然满足输出电压VOUT的最大规定下降。
SRIC 42被配置成控制次级切换元件40代表转换器6A执行同步整流。在一些示例中，SRIC 42可以是处理器、专用集成电路(ASIC)、微控制器、现场可编程门阵列(FPGA)、或者被配置成执行本文中描述的操作的任何其他类型的处理设备或处理单元。在一些示例中，SRIC 42包括存储器，诸如非暂态计算机可读存储介质，并且执行其上存储的指令以执行本文中描述的操作。在一些示例中，SRIC 42包括软件、硬件、固件、或其组合以执行本文中描述的操作。
SRIC 42可以经由链路48B发送门控信号以使得次级切换元件40的MOSFET取决于由SRIC 42在链路48A和48C处检测到的电压来接通或断开。SRIC 42可以执行同步整流技术而不需要承受非常高的电压(例如>200V)或者需要检测非常低的负电压(例如大致-10mV)。另外，SRIC 42的准确性(例如SRIC 42能够如何紧密地使得次级切换元件40与初级元件25的接通和断开同步地接通和断开)可以非常高，因为不同于某些其他类型的同步整流集成电路，SRIC 42的准确性可以不取决于输入电压、输出电压和/或工作频率。
SRIC 42包括德尔塔西格玛转换器76、级联的积分器梳状(CIC)滤波器77、有限状态机(FSM)78、和门驱动器79的组合，有限状态机(FSM)78用于在数字上得到SRIC 42在链路48B处输出的门控信号，以控制次级切换元件40何时接通和断开，门驱动器79用于将次级切换元件40的栅极驱动到接通或断开状态。SRIC 42使得次级切换元件40与初级切换元件25的接通和断开“同步地”接通和断开(例如，在初级控制器12A调制初级切换元件25以在链路10处产生电压输出)。
德尔塔西格玛转换器76可以基于经由链路48A和48C接收的模拟输入来确定表示次级侧绕组24B上的次级侧电压VS的模拟信号，并且通过使用德尔塔西格玛调制将模拟VS信号快速地转换成用于CIC滤波器77的1比特数据流。CIC滤波器77可以从1比特数据流中提取比例、积分和微分(PID)项或因子。
考虑到CIC滤波器77通常可以用于将高频数字比特流转换成低频多比特结果。CIC滤波器77可以通过随后的数字流的累加或积分来转换数字比特流，数字流的累加或积分之后是子采样，并且之后是随后的样本的减法或微分。随后的积分和微分的量表示CIC滤波器77的“阶”。换言之，第二阶CIC滤波器具有两个积分和两个微分。在一些功率控制应用中，控制器可以得益于确定信号的积分(例如以检测能量流)或者信号的微分(例如以检测斜率)。CIC滤波器自然地包含信号的数字表示、积分信号和微分信号。在一些示例中，可以得到更高阶的积分和微分，并且可以将其用作到控制器12B的输入。如本文中使用的，与数字信号相关联的比例项(P)、与数字信号相关联的积分项(I)、以及与数字信号相关联的微分项(D)是由CIC滤波器从数字信号中提取的自然PID输出。
FSM 78可以使用由CIC滤波器77提取的PID项来确定SRIC 42在链路48B输出以接通或断开次级切换元件40的门控信号。例如，当比例(P)因子和微分(D)因子很低而次级切换元件40断开时，FSM 78可以确定次级切换元件40应当保持断开并且等待初级切换元件25接通。当P因子和D因子很高并且积分(I)因子也在最大或下降边缘触发时，FSM 78可以确定次级切换元件40应当接通。最后当I因子为或者接近零值而次级切换元件40接通时，FSM 78可以确定次级切换元件40应当断开。SRIC 42可以经由门驱动器79输出门控信号用于控制次级切换元件40，其反映由FSM 78做出的关于应当接通还是断开次级切换元件40的确定。
在一些示例中，FSM 78可以是处理器、专用集成电路(ASIC)、微控制器、现场可编程门阵列(FPGA)、或者被配置成执行本文中描述的操作的任何其他类型的处理设备或处理单元。在一些示例中，FSM 78包括存储器，诸如非暂态计算机可读存储介质，并且执行存储在其上的指令以执行本文中描述的操作。在一些示例中，FSM 78包括软件、硬件、固件、或其组合以执行本文中描述的操作。
图3是图示根据本公开的一个或多个方面的转换器6A的各种电气特性的时序图。下面在图2的转换器6A的上下文中描述图3。特别地，图3的波形100-108表示非连续模式(DCM)反激式拓扑结构的典型波形。
波形100对应于在时间t0到t5之间在次级侧绕组24B处的次级侧电压VS。波形102和104分别对应于在时间t0到时间t5之间向初级切换元件25施加的门控信号G25和向次级切换元件40施加的门控信号G40。波形106和108分别对应于在时间t0到时间t5之间经过初级侧绕组24A的初级侧电流IP和经过次级侧绕组24B的次级侧电流IS。
虽然在DCM下操作功率转换器6A，然而在时间t1，控制器12A可以在链路16生成门控信号G25以使得初级切换元件25接通(例如以增加变压器22处的能量并且调节链路10处的输出电压)。在时间t2，控制器12A可以在链路16生成门控信号G25以使得初级切换元件25断开(例如在变压器22处的能量已经充分地增加之后)。在时间t3，在初级切换元件25断开之后不久，SRIC 42可以通过以下方式来执行同步整流：在链路48B生成门控信号G40以使得次级切换元件40接通直到时间t4(例如在初级切换元件25接通之前)，在时间t4，SRIC 42调节链路48处的门控信号G40以使得次级切换元件40断开。
由于SRIC 42与初级切换元件25和控制器12A电流隔离，所以SRIC 42自己确定何时接通和断开次级切换元件40以便执行同步整流。SRIC 42控制次级切换元件40用于通过以下方式来执行同步整流：基于次级侧绕组24B上的电压VS来预测初级切换元件25何时断开。
例如，考虑到公式1-5中所示的以下推导。公式1示出，在DCM操作中，当初级切换元件25断开一定量的时间TOFF时，实现了次级侧绕组24B的电流的最大或“峰值”电平(ISP)。在公式1中，(ISP)是初级侧绕组24A的峰值电流，(NP)表示与初级侧绕组24A相关联的匝数，(NS)是次级侧绕组24B的匝数。
当初级切换元件25接通一定量的时间(TON)时，实现了由公式2给出的初级侧绕组24A的电流的最大或“峰值”电平(IPP)。在公式2中，(LP)是初级侧绕组24A的电感，(VIN)是来自源2的初级侧输入电压。
公式3还示出，次级侧绕组24B的电流的峰值电平(ISP)与输出电容器30上的输出电压(VOUT)加上与链路48A处的次级切换元件40相关联的晶体管的漏极端子处的电压VD和次级侧绕组24B的电感(LS)乘以次级侧绕组24B消磁所需要的时间(TDCHARGE)之间的比率成比例，并且也对应于在初级切换元件25断开之后在次级切换元件40能够接通之前要延迟的时间。
相应地，通过使用相应的公式2和公式3的同等项代替公式1的项，可以计算每个公式4的次级切换元件40的接通时间(TDCHARGE)。换言之，公式4的项(TDCHARGE)表示SRIC 42在控制器12A断开初级切换元件25之后在断开次级切换元件40以执行同步整流所必须等待的时间。
原来，公式4的左侧项是在时间t1到t2之间波形100的次级侧电压VS的积分(即图3所示的“部分1”的区域)，并且公式4的右侧项是在时间t3到t4之间波形100的次级侧电压VS的积分(即图3所示的“部分2”的区域)。因此，SRIC 42可以通过测量次级侧电压VS并且计算次级侧电压VS的积分值来确定次级切换元件40的接通时间(TDCHARGE)。
例如，基于分别经由链路48A和48C获得的VD和VOUT的模拟电压测量，SRIC 42可以测量次级侧电压VS。SRIC 42可以通过计算链路48A处的电压VD与链路48C处的电压VOUT之间的差异来感测次级侧绕组24B处的电压电平VS(例如参见公式5)。
VS＝VD–VOUT 公式5
在时间t0，在控制器12A接通初级切换元件25之前，SRIC 42可以确定次级侧电压VS接近零并且重置其积分计算。在时间t1，在控制器12A接通初级切换元件25之后，SRIC 42可以确定次级侧电压VS超过阈值(例如大于零伏特)并且开始对次级侧电压VS求积分以确定TDCHARGE。
在时间t2，紧在控制器12A断开初级切换元件25之后，次级侧电压VS在最大阈值(例如“峰值”值)处，之后，次级侧电压VS在时间t3下降到零值。在时间t3，响应于确定次级侧电压VS为零值，SRIC 42可以确定当前时间对应于次级切换元件40的接通时间(TDCHARGE)并且使得次级切换元件40接通。在时间t4，响应于确定次级侧电压VS回到零值，SRIC 42可以使得次级切换元件40断开。
图4A-4C是图示图2的功率转换器6A的SRIC 42的各种部件的详细视图的概念图。下面在图3的上下文中描述图4A-4C。
图4A示出德尔塔西格玛转换器76的示例。在图4A的示例中，德尔塔西格玛转换器76是二阶德尔塔西格玛转换器。在其他示例中，德尔塔西格玛转换器76可以是n阶德尔塔西格玛转换器。德尔塔西格玛转换器76接收模拟输入信号VD和VOUT，并且通过二阶德尔塔西格玛转换技术产生高频1比特数据流输出。德尔塔西格玛转换器76包括一组加法器80A-80C，一组加法器80A-80C与一组积分器82A和82B散布并且串联连接并且耦合至1比特ADC(例如比较器)81的输入。德尔塔西格玛转换器76还包括形成反馈回路83A和83B的DAC 85，反馈回路83A和83B将德尔塔西格玛转换器76的输出(即ADC 81的输出)分别耦合至加法器80C和80B的相应输入。
图4B示出了CIC滤波器77的示例。在图4B的示例中，CIC滤波器77是二阶CIC滤波器。在其他示例中，CIC滤波器77可以是n阶CIC滤波器。CIC滤波器77包括数字积分器84A和84B的级联，数字积分器84A和84B的级联之后是与数字积分器84A和84B等质量的梳状滤波器(comb)87A和87B(即数字微分器)的级联。在数字积分器84A和84B与数字微分器87A和87B之间的是数字开关或抽取器86(例如用于关于积分器的采样频率来降低梳状滤波器信号的采样频率)。附加微分器87C在梳状滤波器87A和87B的级联之后。CIC滤波器77从德尔塔西格玛转换器76接收1比特数字流并且输出由FSM 78使用的P、I和D项。
图4C示出了FSM 78和门驱动器79的示例。在图4C的示例中，FSM 78从CIC滤波器77接收P、I和D项以确定何时使得门驱动器79在链路48B输出使得次级切换元件40接通或断开的门控信号。FSM 78包括比较器88A-88D、逻辑单元92和寄存器94。
当比例P和微分D输入都为高时(即当P和D输入分别超过阈值CP1和CD1时)，FSM 78的逻辑单元92可以使得门驱动器79在链路48B输出将次级切换元件40维持在断开状态的门控信号。相反，当比例P和微分输入D二者都为低时(例如当P和D输入分别没有超过阈值CP1和CD1时)，FSM 78的逻辑单元92可以使得门驱动器79输出使得次级切换元件40接通的门控信号。当积分I输入几乎为零但是仍然大于零(例如接近但是大于阈值I1)时，FSM 78的逻辑单元92可以使得门驱动器79在链路48B输出使得次级切换元件40断开的门控信号。在一些示例中，阈值CP1、CP2、CD1、CD2和I1是可配置的参数或阈值，其能够在制造期间和/或在功率转换器6A操作时(例如在测试期间或者在现场)被调整。
图5是图示根据本公开的一个或多个方面的由图2的功率转换器6A执行的操作200-270的流程图。下面在图1-4的上下文中描述图5。例如，图2的功率转换器6A的SRIC 42的处理器可以被配置成执行操作200-270。在一些示例中，可以针对初级切换元件25的每个切换脉冲重复图5的操作200-270。
在图5的示例中，转换器6A的SRIC 42可以将同步整流切换元件驱动到关闭状态(200)。例如，在初始上电或重置时，由于控制器12A将初级切换元件25驱动到接通状态以增加变压器22处的能量，所以SRIC 42可以经由驱动器79输出使得次级切换元件40在断开状态下操作的门控信号。
SRIC 42可以接收指示反激式功率转换器的变压器的次级侧绕组上的次级侧电压的一个或多个模拟输入(210)。例如，为了确定使得次级切换元件40在接通还是断开状态下操作，SRIC 42可以接收指示次级切换元件40的晶体管处的漏极电压以及输出电容器30上的输出电压的模拟信号。SRIC 42可以辨识两个模拟信号之间的差异并且输入差异作为到德尔塔西格玛转换器76中的输入。
SRIC 42可以将一个或多个模拟输入转换成指示次级侧电压的数字比特流(例如1比特数字比特流，2比特数字比特流、或者n比特数字比特流)。例如，通过使用德尔塔西格玛转换技术，德尔塔西格玛转换器76可以基于从模拟输入辨识的差分输出来产生1比特数字输出。
SRIC 42可以确定与数字比特流相关联的比例因子、与数字比特流相关联的积分因子、以及与数字比特流相关联的微分因子(230)。例如，通过使用CIC滤波器77，SRIC 42可以基于来自德尔塔西格玛转换器76的1比特数字输出产生三个单独的控制信号。比如，考虑图4A和4B。积分因子可以对应于CIC滤波器77的梳状级的微分器87A的输出以及CIC滤波器77的梳状级的微分器87B的输入。比例因子可以对应于CIC滤波器77的梳状级的输出以及CIC滤波器77的单个微分器的输入。微分因子可以对应于CIC滤波器77的单个微分器的输出。
SRIC 42可以基于比例因子、积分因子和微分因子来控制耦合至反激式转换器的次级侧绕组的同步整流切换元件。比如，SRIC 42的FSM 78可以使用比例因子、积分因子和微分因子中的每个来产生使得驱动器79将次级切换元件40切换到接通或断开的控制信号。FSM 78可以使用各种(可编程和非可编程)阈值来影响与次级切换元件40何时接通或断开相关联的定时和准确性。
在图5的示例中，为了控制次级切换元件40，SRIC 42可以确定比例因子是否满足第一阈值并且微分因子是否满足第二阈值(240)。例如，SRIC 42可以确定比例因子和微分因子是否很低，控制器12A必须接通初级切换元件25。SRIC 42可以将次级切换元件40维持在断开状态同时初级切换元件25初始保持断开。
相反，如果SRIC 42确定比例因子和微分因子都很高，控制器12A必须接通初级切换元件25。在这种情况下，SRIC 42可以确定积分因子是否满足最大阈值或者积分因子是否减小(250)。例如，即使SRIC 42确定比例因子和微分因子都很高，如果SRIC 42确定控制器12A再次断开初级切换元件25，则SRIC 42仅接通次级切换元件40。SRIC 42可以确定积分因子何时在其最大值或者减小(即不增加)，控制器12A很可能已经将初级切换元件25再次断开并且能够安全地接通次级切换元件40以执行同步整流。
SRIC 42可以将同步整流切换元件驱动到接通状态(260)。例如，在确定积分因子越过其最大值和/或减小之后，FSM 78可以使得驱动器79产生使得次级切换元件40接通的控制信号。
在将同步整流切换元件驱动到接通状态之后并且响应于确定积分因子满足最小阈值(270)，SRIC 42可以将同步整流切换元件驱动到断开状态(200)。例如，SRIC 42的FSM 78可以连续地监测积分因子以确定何时结束与次级切换元件40相关联的电流同步整流切换循环。FSM 78可以分析积分因子，并且响应于确定积分因子接近零，确定控制器12A可以很快接通初级切换元件25并且因此确定次级切换元件40应当再次断开。FSM 78可以使得驱动器79产生使得次级切换元件40断开的控制信号。
通过执行本文中描述的操作，诸如操作200-270，被配置成控制反激式转换器的同步整流切换元件的同步整流集成电路可以以高的性能和非常高的准确性进行这一操作而不必包括昂贵或附加特征以处置或处理高压和/或执行高准确性比较。
图6是图示根据本公开的一个或多个方面的作为图1所示的系统1的功率转换器6的示例的功率转换器6B的电路图，其被配置成执行反激式控制。功率转换器6B是反激式转换器，并且包括变压器23。变压器23类似于转换器6A的变压器22，因为变压器23在功率转换器6B的初级侧与功率转换器6B的次级侧之间提供隔离。然而，除了初级侧绕组24A和次级侧绕组24B，变压器23还包括在变压器23的初级侧的辅助绕组24C。
转换器6B包括被定位在功率转换器6B的初级侧的控制器12B。除了控制器12B，功率转换器6B的初级侧还包括整流器28、输入电容器29和初级切换元件25。在图6的示例中，初级切换元件25是功率MOSFET并且包括本体二极管。功率转换器6B的初级侧还包括耦合至变压器23的辅助绕组24C的分压器42。控制器12B接收辅助绕组24C的电阻器分压VFB以及链路43B处与初级切换元件25相关联的共源电压VCS，作为输入。控制器12B经由链路16输出门控信号用于使得初级切换元件25接通或断开。在一些示例中，与图6中所示的相比，控制器12B可以接收附加输入或更少输入。在一些示例中，与图6中所示的相比，控制器12B可以提供附加或更少输出。
功率转换器6B的次级侧包括与负载4并联的输出电容器30、以及串联布置在次级绕组24B与输出电容器30/负载4之间的次级切换元件41(例如二极管)。虽然被示出为二极管，然而次级元件41在一些示例中可以是同步整流切换元件，诸如来自图2的次级切换元件40。
控制器12B可以是处理器、专用集成电路(ASIC)、微控制器、现场可编程门阵列(FPGA)、或者被配置成执行本文中描述的操作的任何其他类型的处理设备或处理单元。在一些示例中，控制器12B包括存储器，诸如非暂态计算机可读存储介质，并且执行存储在其上的指令以执行本文中描述的操作。
在操作中，控制器12B可以经由链路16向初级切换元件25提供门控信号，门控信号使得元件25的MOSFET接通或断开。在图6的示例中，控制器12B包括拐点检测单元302。如下面参考图7-11描述的，控制器12B可以使用拐点检测单元302确定与辅助绕组24C的电阻器分压VFB相关联的拐点电压VKNEE，从而确定何时接通初级切换元件25。
图7是图示根据本公开的一个或多个方面的图6所示的示例功率转换器的各种电气特性的时序图。下面在图6的转换器6B的上下文中描述图7。特别地，图7的波形110-116表示DCM反激式拓扑结构的典型波形。
波形110对应于在时间t0到t5之间在辅助绕组24C处的电阻器分压VFB。波形112和114分别对应于在时间t0到时间t5之间经过初级侧绕组24A的初级侧电流IP和经过次级侧绕组24B的次级侧电流IS。波形110对应于在时间t0到时间t5之间向初级切换元件25施加的门控信号G25。
虽然在DCM下操作功率转换器6B，然而在时间t1，控制器12B可以在链路16上生成使得初级切换元件25的MOSFET接通并且因此使得电流IP从源2经由链路8行进通过初级绕组24A的门控信号。当初级切换元件25根据由控制器12B供应的门控信号接通时，通过初级侧绕组24A的电流IP在时间t1到t2(时间tCHARGE或“TON”)之间以斜率VIN/LP斜升。由变压器23的核在TON循环的结尾在时间t2存储的能量与1/2x LP x IPPEAK2成比例，其中LP是初级侧绕组24A的电感，IPPEAK是初级侧绕组24A的峰值电流。次级侧绕组24B的电流IS在tCHARGE或TON阶段期间在时间t1和t2之间为零。另外，在tCHARGE或TON阶段期间在时间t1和t2之间，次级侧绕组24B上的电压VS为负(也称为次级侧接地)并且等于-NS x VIN，其中NS是变压器次级/初级匝数比。
在时间t2，控制器12B可以生成不同的门控信号，不同的门控信号使得初级切换元件25断开并且因此阻止电流IP从源2经由链路8行进通过初级绕组24A。当初级切换元件25断开时，电流IP变为零并且通过次级侧绕组24B的电流IS以接近～(VOUT+VDOUT)/LS的斜率从值ISPEAK(其等于IPPEAK/NS)斜降至零(其中VOUT是输出电容器30上的次级侧输出电压，并且VDOUT是二极管41上的正向电压降)。
在时间t2到t3之间，当次级侧绕组24B处的电流IS仍然大于零并且初级切换元件25断开时，输出电压VOUT根据变压器匝数比被反射回初级侧绕组24A。输出电压VOUT类似地被反射回辅助绕组24C作为辅助绕组24C的电阻器分压。换言之，在初级切换元件25在时间t2断开之后，在磁化周期期间在变压器23中存储的能量被递送给次级侧绕组24B(量为NS个绕组)和辅助绕组24C(量为NA个绕组)，如公式6所示。
在公式6中，电压VF是次级元件41的正向电压。
由辅助绕组24C上的电阻器R2和R3形成的分压器42向控制器12B输出辅助绕组24C的电阻器分压VFB。控制器12B使用辅助绕组24C的电阻器分压VFB用于确定VOUT，如下面在公式7中所示。
为了更加精确地检测功率转换器6B的输出电压VOUT，应当在次级侧绕组24B的电流IS减小到零之后，在时间t3测量辅助绕组24C的电阻器分压VFB。因此，可以忽略次级元件41的正向电压的变化。当次级侧绕组24B处的电流IS减小到零时，辅助绕组24C的电阻器分压VFB将在“拐点”VKNEE处。控制器12B可以基于公式8来确定辅助绕组24C的电阻器分压VFB：
在时间t3，当辅助绕组24C处的电压在“拐点”VKNEE处并且次级侧绕组24B处的电流IS到达零时，变压器绕组24A、24B和24C变为打开并且辅助绕组24C的电阻器分压VFB转换成由Lp和Cd谐振电路中的残余能量推动的衰减的振铃波形(其中Cd是初级切换元件25的漏极处的总的等效电容)。相应地，控制器12B可以确定辅助绕组24C的电阻器分压VFB何时反映“拐点”电压VKNEE，诸如在时间t3，可以确定持续时间tDCHARGE已经结束，并且确定VOUT对于负载4可能太低并且控制器12B应当将初级切换元件25再次接通以便对变压器23重新充电。控制器12B可以响应于检测到与初级绕组24C的电阻器分压VFB相关联的“拐点”电压VKNEE来改变初级切换元件25的占空比以便在改变负载和改变输入电压VIN条件时保持输出电压VOUT恒定。
图8是图示作为图6的功率转换器6B的控制单元12B的一个示例拐点电压检测单元的拐点电压检测单元302A的概念图。下面在图1、6和7的上下文中描述图8的拐点电压检测单元302A。
拐点电压检测单元302A包括德尔塔西格玛转换器320、积分器322A和322B、微分块324A-324C、延迟缓冲器328A和328B、数字上升沿检测器332、和比较器334。REF信号表示接近或者等于零电平的数字参考信号或阈值。
拐点电压检测单元302A接收辅助绕组24C的电阻器分压VFB和与初级切换元件25相关联的门控信号作为输入，并且响应于此输出指示拐点电压VKNEE的电压电平。拐点电压VKNEE是输出电压VOUT的一个测量或指示。控制器12B可以将拐点电压VKNEE与跟随PID滤波器的参考或阈值电压相比较以确定何时接通初级切换元件25以及将初级切换元件25接通多久。例如，控制器12B可以基于从拐点电压检测单元302A输出的拐点电压VKNEE确定变压器23需要附加变化，并且响应于此使得链路16处的门控信号接通初级切换元件25。相反地，控制器12B可以基于从拐点电压检测单元302A输出的拐点电压VKNEE确定变压器23不需要附加变化，并且响应于此可以使得链路16处的门控信号将初级切换元件25维持在断开状态。
拐点电压检测单元302A的原理基于以上参考公式1-8描述的推导以及以下公式。
在公式9中，Vf是次级元件41的正向电压。公式9的左侧项表示与图7所示的波形110相关联的“部分1”的区域(即辅助绕组24C的电阻器分压VFB)，公式9的右侧项是图7中的“部分2”的区域。
替代执行更慢并且有时不太准确的将与辅助绕组24C的电阻器分压VFB相关联的模拟信号与一个或多个阈值相比较以确定辅助绕组24C的电阻器分压VFB是否可以在“拐点”处的这一任务，拐点电压检测单元302A使用德尔塔西格玛调制技术来确定表示辅助绕组24C的电阻器分压VFB是否在拐点电压VKNEE处的二进制数字信号，德尔塔西格玛调制技术由德尔塔西格玛转换器320执行以在“部分1”和“部分2”二者上对与辅助绕组24C的电阻器分压VFB相关联的模拟信号求积分。
每次先于使得初级切换元件25接通，拐点电压检测单元302A可以重置德尔塔西格玛转换器320。在使得初级切换元件25接通之后，德尔塔西格玛转换器320开始对辅助绕组24C的电阻器分压VFB求积分。当控制器单元12B使得初级切换元件25断开时，德尔塔西格玛转换器320已经达到其最高积分峰值并且然后减小直到德尔塔西格玛转换器320到达零积分电平。在到达积分峰值之后德尔塔西格玛转换器320到达零积分电平的时间等于时间tDCHARGE。
关于图8的示例，为了确定辅助绕组24C的电阻器分压VFB何时在拐点处，德尔塔西格玛转换器320接收指示辅助绕组24C的电阻器分压VFB的模拟信号，并且使用德尔塔西格玛转换技术向积分器322A输出辅助绕组24C的电阻器分压VFB的积分作为1比特数字数据流。在一些示例中，德尔塔西格玛转换器320是二阶德尔塔西格玛转换器。在其他示例中，德尔塔西格玛转换器320是n阶德尔塔西格玛转换器。
积分器322A和322B中的每个积分器被控制器12B在链路16输出以驱动初级元件25接通或断开的门控信号的上升沿重置。积分器322A的输出由积分器322B来接收，积分器322B的输出由微分块324A来接收。
比较器334用于搜索辅助绕组24C的电阻器分压VFB何时在拐点VKNEE处。在图8的示例中，如果在拐点检测单元302A的内部时钟的三个脉冲内，辅助绕组24C的电阻器分压VFB的积分全部低于REF，则拐点检测单元302A输出辅助绕组24C的电阻器分压VFB处于拐点处的指示。否则，拐点检测单元302A输出表示拐点电压VKNEE的数字信号作为输出电压VOUT的一个测量。
图9是图示根据本公开的技术的使用图8的拐点电压检测单元302A的由图6的控制器12B执行的示例操作400-460的流程图。下面在图1、6、7和8的上下文中描述图9。
在操作中，控制器12B可以接通初级切换元件25以对变压器23充电(410)。然而，先于接通初级切换元件25，控制器12B可以重置辅助绕组24C处的电压的积分(400)。换言之，控制器12B可以使得拐点电压检测单元302A刚好先于接通初级切换元件25以对变压器23充电来重置与辅助绕组24C的电阻器分压VFB相关联的积分。
在初始接通初级切换元件25以对变压器23充电之后，控制器12B可以接收指示辅助绕组24C处的辅助绕组24C的电阻器分压VFB的模拟输入(420)。控制器12B可以基于模拟输入确定辅助绕组24C处的辅助绕组24C的电阻器分压VFB的积分(430)。例如，控制器12B可以将经由链路43A接收的模拟输入传递给拐点检测单元302A以用于由德尔塔西格玛转换器320来求积分。德尔塔西格玛转换器320可以将模拟输入转换成指示模拟输入的积分的数字比特流。
在对变压器23充电之后，控制器12B可以断开初级切换元件25(440)。在断开初级切换元件25之后，控制器12B可以基于积分来检测与初级侧辅助绕组处的电压相关联的拐点电压(450)。例如，拐点电压检测单元302A可以响应于在初级侧控制器的内部时钟的至少三个连续的时钟脉冲期间检测到拐点电压而检测到与辅助绕组24C处的辅助绕组24C的电阻器分压VFB相关联的拐点电压。如果拐点电压检测单元302A没有检测到拐点电压，则控制器12B可以轮询并且继续确定辅助绕组24C处的辅助绕组24C的电阻器分压VFB的积分(460)。否则，响应于检测到拐点电压，控制器12B可以再次重置积分(400)并且随后接通初级切换元件25以再次对变压器23充电(410)。
图10是图示作为图6的功率转换器6B的控制单元12B的一个附加示例拐点电压检测单元的拐点电压检测单元302B的概念图。下面在图1、6和7的上下文中描述图10的拐点电压检测单元302B。
再次参考图7，参考表示时间t0到t5之间的辅助绕组24C的电阻器分压VFB的波形110，辅助绕组24C的电阻器分压VFB的变化速率在辅助绕组24C的电阻器分压VFB处于拐点处时在时间t3快速变化。相应地，在时间t3，可以响应于检测到辅助绕组24C的电阻器分压VFB的变化速率的突然很高的变化速率来检测辅助绕组24C的电阻器分压VFB的拐点。另外，在时间t3，由于次级侧电流IS达到零，次级元件41上的正向电压Vf为零伏特，并且可以通过在时间t3对辅助绕组24C的电阻器分压VFB采样一次并且基于公式8计算VOUT来很容易地得到输出电压VOUT(参见以上关于图7的描述)。
拐点检测单元302B使用以上原理识别在tDCHARGE期间突然地改变的辅助绕组24C的电阻器分压VFB的突然的斜率，并且响应于识别出这样的突然的斜率而转换，立刻采样和保持辅助绕组24C的电阻器分压VFB作为拐点，并且使用所保持的辅助绕组24C的电阻器分压VFB来调节VOUT。
拐点检测单元302B包括德尔塔西格玛转换器376和CIC滤波器377。德尔塔西格玛转换器376接收指示辅助绕组24C的电阻器分压VFB的模拟信号作为其输入并且输出指示辅助绕组24C的电阻器分压VFB的积分的1比特数据流。在图10的示例中，德尔塔西格玛转换器376是二阶德尔塔西格玛转换器。在其他示例中，德尔塔西格玛转换器376可以是n阶德尔塔西格玛转换器。德尔塔西格玛转换器376接收指示辅助绕组24C的电阻器分压VFB的模拟信号作为其输入，并且通过二阶德尔塔西格玛转换技术产生高频1比特数据流输出。德尔塔西格玛转换器376包括一组加法器380A和380B，一组加法器380A和380B与一组积分器382A和382B散布并且串联连接并且耦合至1比特ADC(例如比较器)381的输入。德尔塔西格玛转换器376还包括形成反馈回路383A和383B的DAC 385，反馈回路383A和383B将德尔塔西格玛转换器376的输出(即ADC 381的输出)分别耦合至加法器380A和380B的相应输入。
在图10的示例中，CIC滤波器377是二阶CIC滤波器。在其他示例中，CIC滤波器377可以是n阶CIC滤波器。CIC滤波器377包括数字积分器384A和384B的级联，数字积分器384A和384B的级联之后是与数字积分器384A和384B等质量的梳状滤波器387A和387B(即数字微分器)的级联。在数字积分器384A和384B与数字微分器387A和387B之间的是数字开关或抽取器386(例如用于关于积分器的采样频率来降低梳状滤波器信号的采样频率)。附加微分器387C在梳状滤波器387A和387B的级联之后。
CIC滤波器377从德尔塔西格玛转换器376接收1比特数字流并且输出P和D项，用于由拐点电压检测单元302B确定和/或保持拐点电压值。CIC滤波器377接收链路16处的门控信号作为附加输入，CIC滤波器377使用该门控信号在初级切换元件25的下降沿或关闭处重置数字积分器384A和384B。另外，CIC滤波器377接收参考信号REF(例如REF信号表示数字参考信号或者阈值，其表示零值)作为附加输入，CIC滤波器377使用这一参考信号REF与D项相比较以确定识别辅助绕组24C的电阻器分压VFB是否在拐点处。如果来自微分器387C的输出超过REF，表明来自德尔塔西格玛转换器376的1比特数据流的变化速率的斜率已经突然变化，因此拐点检测单元302B保持拐点电压用于调节VOUT。
图11是图示根据本公开的技术的使用图10的拐点电压检测单元302B的图6的控制单元6B的示例操作的流程图。下面在图1、6、7和10的上下文中描述图9。
在操作中，控制器12B可以在对变压器23充电之后断开初级切换元件25(500)。在断开初级切换元件25之后，控制器12B可以重置拐点电压检测单元302B以使得任何先前捕获的积分被重置为零(510)。
在时间tDCHAREG期间，由于变压器23在初级切换元件25保持断开的同时放电，所以控制器12B可以接收指示辅助绕组24C处的辅助绕组24C的电阻器分压VFB的模拟输入(520)。控制器12B可以基于模拟输入确定辅助绕组24C处的辅助绕组24C的电阻器分压VFB的积分(530)。例如，控制器12B可以将经由链路43A接收的模拟输入传递给拐点检测单元302B用于由德尔塔西格玛转换器320来求积分。德尔塔西格玛转换器376可以将模拟输入转换成指示模拟输入的积分的数字比特流。
控制器12B可以检测超过阈值的积分的变化速率(540)。例如，CIC滤波器377可以确定与从德尔塔西格玛转换器376接收的1比特数字数据流相关联的D项超过为零的REF值。控制器12B可以响应于检测到积分的变化速率来基于积分检测与初级侧辅助绕组处的电压相关联的拐点电压(540)。
控制器12B可以将拐点检测单元302B的CIC 377检测到的拐点电压等同于转换器6B的次级侧的输出电压的指示。控制器12B可以响应于检测到超过阈值的变化速率来对变压器的初级侧辅助绕组处的电压进行采样(505)。例如，控制器12B可以记录由拐点电压检测单元302B保持的拐点电压以用于在得到输出电压VOUT时使用。
控制器12B可以基于所采样的电压得到反激式转换器的次级侧的输出电压(560)。例如，通过在IS在tDCHARGE的结尾处达到零时对拐点电压精确地采样，控制器12B可以使用公式8确定VOUT。
控制器12B可以基于从所采样的电压得到的输出电压VOUT来控制初级切换元件25(570)。例如，控制器12B可以接通和断开初级切换元件25以对变压器23充电和放电从而将VOUT维持为用于负载4的恒定的(所需要的)电压。
条款1.一种方法，包括：由集成电路接收一个或多个模拟输入，所述一个或多个模拟输入指示反激式功率转换器的变压器的次级侧绕组上的次级侧电压；由所述集成电路的德尔塔西格玛转换器将所述一个或多个模拟输入转换成指示所述次级侧电压的数字比特流；由所述集成电路的级联的积分器梳状滤波器确定与所述数字比特流相关联的比例因子、与所述数字比特流相关联的积分因子、以及与所述数字比特流相关联的微分因子；以及由所述集成电路基于所述比例因子、所述积分因子和所述微分因子来控制被耦合至所述反激式功率转换器的所述次级侧绕组的同步整流切换元件。
条款2.根据条款1所述的方法，其中控制所述同步整流切换元件包括：响应于确定所述比例因子超过第一阈值或者所述微分因子超过第二阈值，由所述集成电路将所述同步整流切换元件驱动到断开状态。
条款3.根据条款1-2中的任一项所述的方法，其中控制所述同步整流切换元件包括：响应于确定所述比例因子没有超过第一阈值或者所述微分因子没有超过第二阈值，由所述集成电路将所述同步整流切换元件驱动到接通状态。
条款4.根据条款3所述的方法，还包括：在将所述同步整流切换元件驱动到所述接通状态之后并且响应于确定所述积分因子超过最小阈值，由所述集成电路将所述同步整流切换元件驱动到断开状态。
条款5.根据条款1-4中的任一项所述的方法，其中：指示所述次级侧的所述一个或多个模拟输入还指示所述同步整流切换元件的晶体管的漏极电压以及所述反激式转换器的输出电压；以及将所述一个或多个模拟输入转换成指示所述次级侧电压的所述数字比特流包括：由所述德尔塔西格玛转换器确定所述漏极电压与所述输出电压之间的差分电压电平；以及由所述德尔塔西格玛转换器将所述差分电压转换成指示所述次级侧电压的所述数字比特流。
条款6.根据条款1-5中的任一项所述的方法，其中所述德尔塔西格玛转换器是n阶德尔塔西格玛转换器，其中n是大于或等于1的整数。
条款7.根据条款6所述的方法，其中所述德尔塔西格玛转换器是二阶德尔塔西格玛转换器。
条款8.一种反激式转换器，包括：具有初级侧绕组和次级侧绕组的变压器；被配置成将所述初级侧绕组耦合至电压源以及从电压源解耦合所述初级侧绕组的初级切换元件；耦合至所述次级侧绕组并且被配置成在所述初级侧绕组从所述电压源被解耦合时执行同步整流的次级切换元件；以及用于控制所述次级切换元件执行同步整流的集成电路，其中所述集成电路包括：被配置成接收指示所述次级侧绕组上的次级侧电压的一个或多个模拟输入并且将所述一个或多个模拟输入转换成指示所述次级侧电压的数字比特流的德尔塔西格玛调制器；以及被配置成确定与所述数字比特流相关联的比例因子、与所述数字比特流相关联的积分因子、以及与所述数字比特流相关联的微分因子的滤波器，其中所述集成电路被配置成基于所述比例因子、所述积分因子和所述微分因子来控制所述次级切换元件。
条款9.根据条款8所述的反激式转换器，其中所述集成电路还被配置成至少通过以下方式来控制所述次级切换元件：响应于确定所述比例因子超过第一阈值或者所述微分因子超过第二阈值而将所述次级切换元件驱动到断开状态。
条款10.根据条款8-9中的任一项所述的反激式转换器，其中所述集成电路还被配置成至少通过以下方式来控制所述次级切换元件：响应于确定所述比例因子没有超过第一阈值或者所述微分因子没有超过第二阈值而将所述次级切换元件驱动到接通状态。
条款11.根据条款10所述的反激式转换器，其中所述集成电路还被配置成至少通过以下方式来控制所述次级切换元件：在将所述同步整流切换元件驱动到所述接通状态之后并且响应于确定所述积分因子接近并且超过最小阈值而将所述次级切换元件驱动到断开状态。
条款12.根据条款8-11中的任一项所述的反激式转换器，还包括输出电容器，其中：指示所述次级侧电压的所述一个或多个模拟输入包括指示所述次级切换元件的晶体管的漏极电压的第一模拟输入以及指示所述输出电容器上的输出电压的第二模拟输入；以及所述德尔塔西格玛调制器还被配置成至少通过以下方式来将所述一个或多个模拟输入转换成指示所述次级侧电压的所述数字比特流：确定所述漏极电压与所述输出电压之间的差分电压电平；以及将所述差分电压转换成指示所述次级侧电压的所述数字比特流。
条款13.根据条款8-12中的任一项所述的反激式转换器，其中所述德尔塔西格玛调制器是二阶德尔塔西格玛调制器。
条款14.根据条款8-13中的任一项所述的反激式转换器，其中所述德尔塔西格玛调制器是n阶德尔塔西格玛调制器，其中n是大于或等于1的整数。
条款15.根据条款8-14中的任一项所述的反激式转换器，其中所述德尔塔西格玛调制器包括被耦合至梳状级的积分器级，并且所述梳状级耦合至单个微分器，其中：所述积分因子对应于所述梳状级的第一微分器的输出以及所述梳状级的第二微分器的输入；所述比例因子对应于所述梳状级的输出以及所述单个微分器的输入；以及所述微分因子对应于所述单个微分器的输出。
条款16.一种方法，包括：在初始地接通反激式转换器的初级切换元件以对变压器充电之后，由所述反激式转换器的初级侧控制器接收模拟输入，所述模拟输入指示所述变压器的初级侧辅助绕组处的电压；由所述初级侧控制器基于所述模拟输入确定所述初级侧辅助绕组处的电压的积分；在断开所述初级切换元件之后，由所述初级侧控制器基于所述积分来检测与所述初级侧辅助绕组处的电压相关联的拐点电压；以及响应于检测到所述拐点电压，由所述初级侧控制器随后接通所述初级切换元件以对所述变压器充电。
条款17.根据条款16所述的方法，其中响应于在所述初级侧控制器的内部时钟的至少三个连续的时钟脉冲期间检测到所述拐点电压而检测到与所述初级侧辅助绕组处的电压相关联的所述拐点电压。
条款18.根据条款16-17中的任一项所述的方法，其中确定所述积分包括先于初始地接通所述初级切换元件，由所述初级侧控制器将所述积分重置为零。
条款19.根据条款16-18中的任一项所述的方法，其中确定所述积分包括由所述初级侧控制器的德尔塔西格玛转换器将所述模拟输入转换成指示所述模拟输入的积分的数字比特流。
条款20.根据条款19所述的方法，其中响应于检测到所述数字比特流的变化速率超过阈值来检测与所述初级侧辅助绕组处的电压相关联的所述拐点电压。
条款21.根据条款20所述的方法，还包括：由所述初级侧控制器响应于检测到所述数字比特流的变化速率超过所述阈值来对所述变压器的所述初级侧辅助绕组处的电压进行采样；以及由所述初级侧控制器基于所采样的电压得到所述反激式转换器的次级侧的输出电压。
条款22.根据条款21所述的方法，还包括：由所述初级侧控制器基于从所采样的所述电压得到的所述输出电压来控制所述初级切换元件。
条款23.一种反激式转换器，包括：具有初级侧绕组、初级侧辅助绕组和次级侧绕组的变压器；被配置成将所述初级侧绕组耦合至电压源以及从电压源解耦合所述初级侧绕组的初级切换元件；拐点电压检测单元，被配置成：基于指示所述初级侧辅助绕组处的电压的模拟输入来确定所述初级侧辅助绕组处的电压的积分，以及基于所述积分来检测与所述初级侧辅助绕组处的电压相关联的拐点电压；以及控制器，被配置成：在初始地接通所述初级切换元件以将所述初级侧绕组耦合至所述电压源以对所述变压器充电之后，断开所述初级切换元件，以及响应于所述拐点电压检测单元检测到与所述初级侧辅助绕组处的电压相关联的所述拐点电压，随后接通所述初级切换元件以将所述初级侧绕组耦合至所述电压源以对所述变压器充电。
条款24.根据条款23所述的反激式转换器，其中所述拐点电压检测单元包括时钟，并且所述拐点电压检测单元还被配置成响应于在所述时钟的至少三个连续时钟脉冲期间检测到所述拐点电压来检测与所述初级侧辅助绕组处的电压相关联的所述拐点电压。
条款25.根据条款23-24中的任一项所述的反激式转换器，其中所述拐点电压检测单元还被配置成至少通过以下方式来确定所述初级侧辅助绕组处的电压的积分先于所述控制器初始地接通所述初级切换元件而将所述积分重置为零。
条款26.根据条款23-25中的任一项所述的反激式转换器，其中所述拐点电压检测单元包括德尔塔西格玛转换器，所述德尔塔西格玛转换器被配置成至少通过将所述模拟输入转换成指示所述模拟输入的积分的数字比特流来确定所述初级侧辅助绕组处的电压的积分。
条款27.根据条款26所述的反激式转换器，其中所述德尔塔西格玛转换器是二阶德尔塔西格玛转换器。
条款28.根据条款26-27中的任一项所述的反激式转换器，其中所述拐点电压检测单元还被配置成响应于检测到超过阈值的所述数字比特流的变化速率而检测与所述初级侧辅助绕组处的电压相关联的所述拐点电压。
条款29.根据条款28所述的反激式转换器，其中所述控制器还被配置成：响应于所述拐点电压检测单元检测到超过所述阈值的所述数字比特流的变化速率来对所述变压器的所述初级侧辅助绕组处的电压进行采样；以及基于所采样的所述电压得到所述反激式转换器的次级侧的输出电压。
条款30.根据条款29所述的反激式转换器，其中所述控制器还被配置成：基于从所采样的所述电压得到的所述输出电压来控制所述初级切换元件。
条款31.一种系统，包括用于执行根据条款1-7所述的方法中的任一项的装置。
条款32.一种非暂态计算机可读存储介质，包括指令，所述指令在由至少一个处理器执行时使得所述处理器执行根据条款1-7所述的方法中的任一项。
条款33.一种系统，包括用于执行根据条款16-22所述的方法中的任一项的装置。
条款34.一种非暂态计算机可读存储介质，包括指令，所述指令在由至少一个处理器执行时使得所述处理器执行根据条款16-22所述的方法中的任一项。
在一个或多个示例中，所描述的功能可以用硬件、软件、固件、或者其任意组合来实现。如果用软件实现，这些功能可以作为一个或多个指令或代码存储在计算机可读介质上或者通过计算机可读介质来传输并且由基于硬件的处理单元来执行。计算机可读介质可以包括计算机可读存储介质(其对应于有形介质，诸如数据存储介质)或者通信介质(包括促进计算机程序从一个地方到另一地方的传送的任何介质，例如根据通信协议)。以这一方式，计算机可读介质通常可以对应于(1)有形计算机可读存储介质，其是非暂态的，或者(2)通信介质，诸如信号或载波。数据存储介质可以是能够由一个或多个计算机或者一个或多个处理器访问以检索指令、代码和/或数据结构用于本公开中描述的技术的实现方式的任何可用介质。计算机程序产品可以包括计算机可读介质。
作为示例而非限制，这样的计算机可读存储介质可以包括RAM、ROM、EEPROM、CD-ROM或者其他光盘存储装置、磁盘存储装置、或者其他磁性存储设备、闪存存储器、或者能够用于以指令或数据结构的形式来存储期望的程序代码并且可以由计算机来访问的任何其他介质。另外，任何连接被适当地称为计算机可读介质。例如，如果指令使用同轴线缆、光纤线缆、双绞线、数字用户线(DSL)、或者无线技术(诸如红外、无线电和微波)来从网站、服务器或者其他远程源来传输，则同轴线缆、光纤线缆、双绞线、数字用户线(DSL)、或者无线技术(诸如红外、无线电和微波)被包括在介质的定义中。然而，应当理解，计算机可读存储介质和数据存储介质不包括连接、载波、信号、或者其他暂态介质，而是涉及非暂态有形存储介质。本文中使用的磁盘和光盘包括压缩盘(CD)、激光盘、光盘、数字多功能盘(DVD)、软盘和蓝光光盘，其中磁盘通常在磁性上复制数据，而光盘使用激光器在光学上复制数据。以上的组合也应当被包括在计算机可读介质的范围内。
指令可以由一个或多个处理器来执行，诸如一个或多个数字信号处理器(DSP)、通用微处理器、专用集成电路(ASIC)、现场可编程门阵列(FPGA)、或者其他等同的集成的或离散的逻辑电路系统。相应地，本文中使用的术语“处理器”可以指代以上结构中的任何结构或者适合本文中描述的技术的实现方式的任何其他结构。另外，在一些方面，本文中描述的功能可以设置在专用硬件和/或软件模块中。另外，这些技术可以完全用一个或多个电路或逻辑元件来实现。
本公开的技术可以用各种设备或装置来实现，包括无线耳机、集成电路(IC)或者IC的集合(例如芯片集)。本公开中描述各种部件、模块或单元以强调被配置成执行所公开的技术的设备的功能方面，而不一定需要通过不同的硬件单元来实现。相反，如以上描述的，可以在硬件单元中组合各种单元，或者可以由协作的硬件单元(包括如以上描述的一个或多个处理器)的集合结合合适的软件和/或固件来提供各种单元。
已经描述了各种示例。所描述的示例中的很多示例涉及用于反激式转换器的初级侧与次级侧之间的通信以使得能够使用公共的控制器用于反激式转换器的两侧的技术。然而，所描述的用于在变压器的两侧之间通信的技术也可以出于其他原因来使用，或者在其他变压器应用中使用。这些和其他示例在以下权利要求的范围内。
- 还没有人留言评论。精彩留言会获得点赞！