用于具有数字压控环路的DC‑DC转换器的前馈电路的制作方法

本公开涉及功率转换器，并且具体地，涉及用于控制开关模式电源的开关的技术。

背景技术：

一些电路可以使用功率转换器，其接收来自电源的功率输入并将功率输入转换(例如，增加或减小)为具有与功率输入的电压或电流电平不同(例如，调节)的电压或电流电平的功率输出。转换器向滤波器输出功率输出，用于为部件、电路或其他电设备供电。基于开关的功率转换器可以使用半桥电路和信号调制技术来调节功率输出的电流或电压电平。在一些示例中，功率转换器可以使用模数转换器(ADC)来改进精度以及功率输出的电压或电流电平的控制。用于改进精度以及功率输出的电压或电流电平的控制的这些ADC可以降低功率转换器的总体效率和/或增加功率转换器的物理尺寸、复杂度和/或成本。

技术实现要素：

总的来说，本公开的各个示例的目的在于DC-DC转换器，包括但不限于降压、升压或者降压-升压DC转换器，其包括数字压控环路和前馈电路。本文描述的技术、设备和系统可以使用前馈电路，包括向功率转换器中的前馈部件提供模拟输入电压电平以修改数字脉宽调制(DPWM)信号的最小分辨率。DPWM信号的最小分辨率的修改可以增强转换器检测到所提供输入电压的电压电平的突然变化并对其做出反应的能力，从而通过输入信号中的波动使得输出电压的干扰最小化。在一个示例中，本公开涉及一种用于控制DC-DC功率转换器的方法，包括：接收第一时钟信号；接收数字占空比值；使用第一时钟信号和数字占空比值生成数字脉宽调制(DPWM)信号，该DPWM信号具有多个离散阶梯以控制开关模式电源的开关；以及使用压控电路来修改DPWM信号的多个离散阶梯中的每一个的持续时间，其中压控电路被配置为接收模拟电压输入。

在另一示例中，本公开涉及一种开关模式电源设备，包括：开关；模数转换器(ADC)，被配置为接收反馈电压电平并输出数字反馈电压电平；控制器，被配置为接收数字反馈电压电平，基于数字反馈电压电平确定数字占空比值并输出数字占空比值；以及数字脉宽调制器，包括至少一个前馈部件，被配置为基于数字控制电路修改数字脉宽调制(DPWM)信号的多个离散阶梯中的每一个的持续时间，其中数字脉宽调制器被配置为接收第一时钟信号和数字占空比值并生成DPWM信号来控制开关，并且压控电路被配置为接收模拟电压输入。

在本公开的另一示例中，涉及一种用于控制DC-DC功率转换器的系统，包括：用于基于压控电路修改数字脉宽调制(DPWM)信号的多个离散阶梯中的每一个的持续时间的装置，其中压控电路被配置为接收模拟电压输入；用于接收第一时钟信号的装置；用于基于数字反馈电压电平接收数字占空比值的装置；以及用于基于第一时钟信号和数字占空比值生成DPWM信号以控制开关模式电源的开关的装置。

以下在附图和说明书中阐述本公开的技术的一个或多个示例的细节。技术的其他特征、目的和优势将从说明书和附图以及权利要求中明确得出。

附图说明

图1是示出根据本公开的各个示例的用于转换来自电源的功率的示例性系统的框图。

图2是示出根据本公开技术的包括前馈部件的功率转换器的示例的功能框图。

图3是示出利用图2的示例性前馈部件对数字脉宽调制信号的最小分辨率进行示例性修改的概念图。

图4是示出根据本公开技术的包括另一示例性前馈部件的功率转换器的示例的功能框图。

图5是示出图4所示DPWM 206的一个示例的功能框图。

图6是示出根据本公开技术的包括又一示例性前馈部件的功率转换器的示例的功能框图。

图7是示出图6所示DPWM 306的一个示例的功能框图。

图8是示出利用图6的示例性前馈部件进行数字脉宽调制信号的最小分辨率的示例性修改的概念图。

图9是示出不具有前馈电路的示例性降压转换器的特性的示图。

图10是示出根据本公开技术的具有前馈电路的示例性降压转换器的特性的示图。

图11是示出不具有前馈电路的示例性升压转换器的特性的示图。

图12是示出根据本公开技术的具有前馈电路的示例性升压转换器的特性的示图。

图13是示出根据本公开示例的前馈控制的示例性技术的流程图。

具体实施方式

在一些应用中，基于开关的功率转换器(以下称为“功率转换器”或简称为“转换器”)可以接收功率输入并将功率输入转换(例如，增加(step-up)或降低(step-down))为例如具有与功率输入的电压或电流电平不同(例如，调节)的电压或电流电平的功率输出，以将功率输出提供给用于为负载(例如，设备)供电的滤波器。如本文所述，术语“增加(step-up)”表示被配置为接收具有第一电压电平的输入功率信号并输出具有大于第一电压电平的第二电压电平的功率信号的功率转换器。此外，如本文所述，术语“降低(step-down)”表示被配置为接收具有第一电压电平的输入功率信号并输出具有小于第一电压电平的第二电压电平的功率信号的功率转换器。

在任一种情况下，根据一种或多种调制技术，功率转换器可以具有以功率转换器控制的功率级结构(例如，单相或多相半桥结构等)布置的一个或多个开关(例如，基于MOS功率开关晶体管的开关、基于氮化镓(GaN)的开关或者其他类型的开关器件)，以改变功率输出的电流或电压电平。单相半桥可以包括在切换节点处耦合至低侧开关的高侧开关，而多相半桥可以包括在切换节点处耦合至多个低侧开关的多个高侧开关。

功率转换器可以包括一个或多个门驱动器和控制逻辑以使用调制技术控制功率级的一个或多个开关(例如，接通和断开)。功率级的开关的这种调制可以根据脉冲密度调制(PDM)、脉宽调制(PWM)、脉冲频率调制(PFM)或另一适当调制技术来进行操作。通过使用调制技术控制功率级的开关，功率转换器可以调节由功率转换器输出的功率的电流或电压电平。

这些功率转换器可以使用反馈电路和技术，用于执行电流感测和/或电压感测来得到关于功率输出的电流或电压电平的信息。功率转换器可以使用利用反馈电路和技术接收的信息来提高功率输出的精度。例如，功率转换器可以使用反馈信息来在特定的容限或阈值窗内包含功率输出的电压或电流电平，用于满足负载的功率要求。这些功率转换器可以使用电流感测作为反馈电路和技术的一个示例，以确定输出至负载的功率的实时电流电平。如果功率转换器确定电流电平不满足负载的功率要求，则功率转换器可以调整或改变功率转换器如何控制功率开关，从而调整或改变功率输出的电流电平直到功率输出的电流电平包含在容限窗内并满足与负载的功率要求相关联的电流电平为止。

在一些示例中，用于DC-DC转换器的数字压控环路比数字电流控制环路更加令人满意，因为数字压控环路要求减小的面积来实施，因为数字压控环路可以仅使用模数转换器(ADC)、数字比例-积分-微分(PID)控制器和数字脉宽调制器。不同于数字电流控制环路，数字压控环路不要求临时(interim)数模转换器(IDAC)或附加的ADC。然而，与数字电流控制环路相比，传统的数字压控环路缺乏良好的线拒绝(line rejection)能力，这对于DC-DC转换器来说是重要的要求。

在一些示例中，功率转换器可以使用前馈电路和技术，用于执行电压感测来得到关于输入电压的电压电平的信息。功率转换器可以使用利用前馈电路和技术接收的信息以提高功率输出的精度。例如，功率转换器可以使用前馈信息来在特定的容限或阈值窗内包含功率输出的电压电平，用于满足负载的功率要求。如本文所述，前馈电路包括一个或多个前馈部件，其中一个或多个前馈部件接收前馈信息。

在一些示例中，功率转换器可以使用一个或多个前馈部件和技术来确定输出至转换器的电源的电压电平。如果功率转换器确定电源的电压电平改变，则功率转换器可以调整或改变功率转换器如何控制功率开关，从而调整或改变功率输出的电压电平，直到功率输出的电压电平包含在容限窗内并满足与负载的功率要求相关联的电压电平为止。

当使用模拟控制环路时，前馈电路利用锯齿波形来实施，其中，锯齿波形的高度是输入电压的函数。以这种方式，补偿占空比而不存在用于补偿输入电压变化的模拟控制环路。在传统的数字控制环路中，分离的ADC被用于监控输入电压来代替锯齿波形。然而，使用分离的ADC要求复杂的算法来调整累加器的系数和值，使得功率转换器的功率级的增益恒定。还需要复杂算法，使得前馈电路不要求PID参与来补偿输入电压的变化。换句话说，用于传统数字控制环路的前馈电路不如用于模拟控制环路的锯齿波形稳健。

本文描述的技术、设备和系统可以基于电源的模拟输入电压电平来修改数字压控环路的数字脉宽调制(DPWM)信号的最小分辨率。DPWM信号的最小分辨率的这种修改可以允许用于数字压控环路的前馈电路与用于模拟控制环路的锯齿波形一样稳健。

图1是示出根据本公开的一个或多个方面的用于转换来自电源2的功率的系统1的框图。图1示出了系统1具有四个分离和不同的部件，它们被示为电源2、功率转换器4、滤波器6和负载8，然而系统1可以包括更多或更少的部件。例如，电源2、功率转换器4、滤波器6和负载8可以是四个独立的部件或者可以表示提供本文所述系统1的功能的一个或多个部件的组合。

系统1包括电源2，其向系统1提供电能。存在电源2的多个示例，并且可以包括但不限于电力网、发电机、变压器、电池、天阳能面板、风车、再生制动系统、水力或风能发电机或者任何其他形式的能够向系统1提供电能的设备。

系统1包括功率转换器4，其操作为基于开关的功率转换器，将由电源2提供的一种形式的电能转换为不同且可用形式的用于为负载8供电的电能。功率转换器4可以是增加转换器，其输出功率具有的电压电平高于由增加转换器接收的输入功率的电压电平。这种增加转换器的一个示例可以被称为升压转换器。功率转换器4可以代替地包括降低转换器，其被配置为输出具有比降低转换器接收的输入功率的电压电平低的电压电平的功率。这种降低转换器的一个示例被称为降压转换器。在又一些示例中，功率转换器4可以包括增加和降低转换器(例如，降压-升压转换器)，其能够输出具有比由增加和降低转换器接收的功率输入的电压电平更高或更低的电压电平的功率。功率转换器4的示例可以包括电池充电器、微处理器电源等。功率转换器4可以操作为DC-DC转换器。

系统1还包括滤波器6和负载8。负载8接收由功率转换器4转换的在功率经过滤波器6之后的电能(例如，电压、电流等)。在一些示例中，负载8使用来自功率转换器4和滤波器6的滤波电能来执行功能。滤波器6通常是低通功率模拟滤波器，但是可以是用于过滤负载的功率的任何适当的电子滤波器。滤波器6的示例包括但不限于无源或有源电子滤波器、高通、低通、带通、凹口或全通滤波器、电阻器-电容器滤波器、电感器-电容器滤波器、电阻器-电感器-电容器滤波器等。类似地，存在负载8的多个示例，并且可以包括但不限于计算设备和相关部件，诸如微处理器、电部件、电路、膝上型计算机、桌上型计算机、平板电脑、移动电话、电池、扬声器、照明单元、汽车/船舶/航空/火车相关的部件、电机、变压器或者接收来自功率转换器的电压或电流的任何其他类型的电设备和/或电路装置。

电源2可以在链路10上提供具有第一电压或电流电平的电能。负载8可以在链路14上接收被功率转换器4转换并通过滤波器6滤波的具有第二电压或电流电平的电能。电源2还可以在链路16上向功率转换器4提供第一电压电平(例如，V_IN)。链路10、12、14和16表示能够将电能从一个位置传导至另一个位置的任何介质。链路10、12、14和16的示例包括但不限于物理和/或无线电传输介质，诸如电线、电迹线、导电气体管、双钮线等。链路10和12分别在电源2和功率转换器4以及功率转换器4和滤波器6之间提供电耦合。链路14在滤波器6和负载8之间提供电耦合。此外，链路14提供反馈环路或电路，用于向功率转换器4传输与从滤波器6输出的滤波功率的特性相关联的信息。此外，链路16提供前馈电路，用于向功率转换器4传输与电源2的输入电压的特性相关联的信息。

在系统1的示例中，由电源2传输的电能可以被转换器4转换为具有调节电压和/或电流电平的满足负载8的功率要求的功率。例如，在链路10和16处，电源2可以输出且功率转换器4可以接收具有第一电压电平的功率。功率转换器4可以将具有第一电压电平的功率转换为具有负载8要求的第二电压电平的功率。功率转换器4可以在链路12处输出具有第二电压电平的功率。滤波器6可以接收来自转换器4的功率并在链路14处输出具有第二电压电平的滤波功率。

负载8可以在链路14处接收具有第二电压电平的滤波功率。负载8可以使用具有第二电压电平的滤波功率来执行功能(例如，为微处理器供电)。功率转换器4可以在链路14上接收与具有第二电压电平的滤波功率相关联的信息。例如，功率转换器4的反馈控制(例如，电压感测)电路装置可以检测在链路14处输出的滤波功率的电压电平，并且转换器4的驱动器/控制逻辑可以基于检测到的电压电平调整链路12处的功率输出，以使滤波功率输出具有落入负载8要求的电压电平容限窗内的不同电压电平。功率转换器4还可以在链路16上接收与具有第一电压电平的电源相关联的信息。例如，功率转换器4的前馈控制电路(例如，一个或多个前馈部件)可以使用链路16处的电源2的电压电平来修改数字脉宽调制(DPWM)信号的最小分辨率。对DPWM信号的这种修改可以使得转换器4的驱动器/控制逻辑不是必须基于检测到的第一电压电平调整链路12处的功率输出。

图2是示出根据本公开技术的包括前馈部件的功率转换器4的示例的功能框图。参照图1来描述图2。在图2的示例中，功率转换器4、滤波器6、链路12和16可对应于图1所示的功率转换器4、滤波器6以及链路12和16。在图2的示例中，功率转换器4包括系统时钟100、可选的时钟分频器101、模数转换器(ADC)102、比例-积分-微分(PID)控制器104、数字脉宽调制器106、压控振荡器108、功率级110和计数器112。

系统时钟100为功率转换器4的操作提供具有频率f_sys的时钟信号。在一些示例中，系统时钟100可以是生成定时信号的谐振电路和放大器。在这些示例中，谐振电路可以是石英压电振荡器、储能电路、RC电路或者可以操作为谐振电路的任何其他电路。可选的时钟分频器101可以将频率f_sys除以数字N，其中N是整数，从而为功率转换器4的操作提供具有频率f_sw的分频时钟信号。

在一个示例中，ADC 102接收分频时钟信号以及从链路14接收表示从滤波器6到负载8的输出电压的反馈电压，以生成数字反馈电压。然而，在另一示例中，ADC 102可以接收系统时钟以及从链路14接收表示从滤波器6到负载8的输出电压的反馈电压。在又一示例中，ADC 102可以接收来自系统时钟的另一分频以及从链路14接收表示从滤波器6到负载8的输出电压的反馈电压。在一些示例中，ADC 102是将连续物理量(例如，电压)转换为数字表示的设备。例如，ADC 102可以将电压电平转换为表示电压电平的数字值。从模拟到数字的转换要求输入的量化，这在数字表示中引入误差。

在一个示例中，PID控制器104(以下称为“PID 104”)可以接收分频时钟信号和生成的数字反馈电压以确定要求保持负载8处的输出电压的调节的数字占空比值。然而，在另一示例中，PID 104可以接收系统时钟。在又一示例中，PID 104接收系统时钟的另一分频。例如，PID 104连续地计算误差值作为数字反馈电压电平与负载8处期望的输出电压电平之间的差。在该示例中，PID 104可以确定数字占空比值以使计算的误差值最小化。

PID 104可以包括存储器，诸如随机存取存储器(RAM)、只读存储器(ROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、闪存，其包括用于使一个或多个处理器执行分配给它们的动作的可执行指令。此外，PID 104可整体植入到硬件、软件或它们的组合中。

在一些示例中，PID 104还可以包括一个或多个处理器，诸如一个或多个微处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或者任何其他等效的集成或分立逻辑电路装置、以及这些部件的任何组合。

VCO 108在链路16上接收来自电源2的模拟输入电压电平，并基于模拟输入电压电平生成具有频率f_VCO的时钟信号。在一些示例中，VCO 108是电子振荡器，其振荡频率由电压输入(例如，链路16上的V_IN)来控制。在一些示例中，来自VCO 108的具有频率f_VCO的时钟信号可以相对于来自系统时钟100的时钟信号和/或来自任选时钟分频器101的具有频率fsw的分频时钟信号超频(overclock)。

在一些示例中，用于降压转换器的转换函数可以限定为等式1。

等式1根据V_IN定义了具有VCO 108的降压转换器的周期。等式1将周期定义为等于1除以VCO 108的频率并且等于V_OUT除以V_IN乘以切换频率的周期除以期望的数字占空比值。

在一些示例中，用于升压转换器的转换函数可以定义为等式2。

等式2根据V_IN定义了具有VCO 108的升压转换器的周期。等式2将周期定义为等于1除以VCO 108的频率并且等于V_OUT减去V_IN，然后除以V_IN乘以切换频率的周期除以期望的数字占空比值。

数字脉宽调制106接收分频时钟信号作为重置信号，并接收来自PID 104的数字占空比值。数字脉宽调制器106还接收来自VCO 108的具有频率f_VCO的时钟信号。数字脉宽调制器106使用计数器112生成数字脉宽调制(DPWM)信号。在一些示例中，计数器112可以是存储发生特定事件的次数的设备(例如，施加给时钟输入的每个脉冲在计数器112中数目递增或递减)。在一些示例中，数字脉冲调制器106还可以包括比较器，其将计数器112的计数与数字占空比值进行比较并且当计数等于数字占空比值时重置DPWM信号。

数字脉宽调制器106可以包括存储器，诸如随机存取存储器(RAM)、只读存储器(ROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、闪存，其包括用于使一个或多个处理器执行分配给它们的动作的可执行指令。

在一些示例中，数字脉宽调制器106还可以包括一个或多个处理器(例如，计数器112和/或比较器)，诸如一个或多个微处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或者任何其他等效的集成或分立逻辑电路装置、以及这些部件的任何组合。

在图2的示例中，计数器112通过在分频时钟信号的第一时钟边缘处向上计数并计数来自VCO 108的时钟信号中的每个脉冲来生成DPWM信号，直到分频时钟信号的第二时钟边缘重置计数器112的计数为止。以这种方式，来自VCO 108的时钟信号的频率f_VCO(其基于电源2的模拟输入电压电平)确定DPWM信号的最小分辨率，因为计数器112对来自VCO 108的时钟信号的脉冲进行计数。换句话说，数字脉宽调制器106的VCO 108和计数器112可以组合来形成功率转换器4的前馈部件，其基于电源2的模拟输入电压电平来修改DPWM信号的最小分辨率。

功率级110接收来自数字脉宽调制器106的DPWM信号，并控制转换器的开关以调节滤波器6的电压。在一些示例中，功率级110可以降低电压电平(例如，降压转换器)。在其他示例中，功率级可以增加电压电平(例如，升压转换器)。滤波器6接收来自功率级110的调节输出电压并在将滤波输出电压提供至负载(例如，图1所示的负载8)之前过滤输出电压。

图3是示出利用图2的示例性前馈部件对数字脉宽调制信号的最小分辨率进行示例性修改的概念图。参照图1和图2描述图3。

在图3的示例中，分频时钟信号的第一时钟边缘和第二时钟边缘之间的电源2可以具有模拟输入电压电平V_{IN_MIN}。在图3的示例中，计数器112可以基于模拟输入电压电平V_{IN_MIN}使用来自VCO 108的每个脉冲向上计数，以生成DPWM信号120，其具有ΔD_PWM 124的最小分辨率。在图3的示例中，来自PID 104的数字占空比值可对应于阈值d[n]。例如，来自PID 104的数字占空比值可以是六，并且对应于DPWM信号120的计数六处的阈值d[n]。在一些示例中，当计数器112的计数达到阈值d[n]时，如占空比的边缘122所示重置DPWM信号120。即，尽管图3所示DPWM信号120由计数器112生成超过阈值d[n]，比较器可用于重置DPWM信号120，使得占空比的边缘122发生在达到阈值d[n]时。

在图3的示例中，分频时钟信号的第三时钟边缘和第四时钟边缘之间的电源2可以具有高于V_{IN_MIN}的模拟输入电压电平。在其他示例中，电源2可以具有低于V_{IN_MIN}的模拟输入电压电平。在图3的示例中，计数器112可基于高于V_{IN_MIN}的模拟输入电压电平使用来自VCO 108的每个脉冲向上计数，以生成DPWM信号126，其具有ΔD_PWM 130的最小分辨率(不同于ΔD_PWM 124)。例如，可以增加ΔD_PWM 130的最小分辨率，因为VCO 108的频率可以减小，因为模拟输入电压电平高于V_{IN_MIN}。在图3的示例中，来自PID 104的数字占空比值可以对应于阈值d[n]。例如，来自PID 104的数字占空比值可以为六，并且对应于DPWM信号126的计数六处的阈值d[n]。在一些示例中，比较器可以确定计数器112的计数达到阈值d[n]，并且如占空比的边缘128所示重置DPWM信号126。即，尽管图3所示DPWM信号126由计数器112生成超过阈值d[n]，但比较器可用于重置DPWM信号126，使得占空比的边缘128发生在达到阈值d[n]时。

以这种方式，与DPWM信号120相关联的占空比可以大于与DPWM信号126相关联的占空比，因为电源2的模拟输入电压电平增加引起来自VCO 108的时钟信号的频率的增加。由于电源2的模拟输入电压电平和来自VCO 108的时钟信号是连续信号，所以前馈电路能够使功率转换器4的数字压控环路不补偿输入电压电平的变化并且不要求ADC。此外，类似于模拟控制环路的锯齿波形，前馈电路能够使数字压控环路修改占空比。如上所述，这些差异可以消除传统系统的缺陷的数量。在一些示例中，计数器112可以是N位计数器，其可以计数至2^N-1。

图4是示出根据本公开技术的包括另一示例性前馈部件的功率转换器的示例的功能框图。参照图1和图2描述图4。在图4的示例中，功率转换器4、滤波器6、链路12和16可对应于图1和图3中描述的功率转换器4、滤波器6、链路12和16。在图4的示例中，功率转换器4包括系统时钟200、任选的时钟分频器201、模数转换器(ADC)202、比例-积分-微分(PID)控制器204、数字脉宽调制器206、功率级210。在一些示例中，系统时钟200、任选的时钟分频器201、模数转换器(ADC)202、比例-积分-微分(PID)控制器204、数字脉宽调制器206、功率级210可对应于如图2所述的系统时钟100、任选的时钟分频器101、ADC 102、PID 104、数字脉宽调制器106和功率级110。与图2不同，图4所示的功率转换器4附加地包括延迟线214来代替图2所述的计数器112。

系统时钟200为功率转换器4的操作提供具有频率f_sys的时钟信号。任选的时钟分频器201可以将频率f_sys除以数字N，其中N是整数，从而为功率转换器4的操作提供具有频率f_sw的分频时钟信号。

ADC 202接收分频时钟信号以及从链路14接收表示从滤波器6到负载8的输出电压的反馈电压，以生成来自滤波器6的数字反馈电压。PID 204接收分频时钟信号和生成的数字反馈电压以确定在负载8处保持输出电压的调节所要求的数字占空比值。

数字脉宽调制器206接收分频时钟信号和来自PID 204的数字占空比值。数字脉宽调制器206使用延迟线214生成数字脉宽调制(DPWM)信号。在一些示例中，延迟线214可以是串联连接的电部件的网络，其中每个单独的延迟元件在输入信号和输出信号之间创建时差或相位改变。例如，延迟线214可以是电流欠缺反相器(current-starved inverters)的网络，其中每个电流欠缺反相器均基于由电流欠缺反相器接收的电流量在输入信号和输出信号之间创建时间差。在一些示例中，延迟线214可包括传输门(例如，多路复用器)，其确定需要实现与特定值(例如，数字占空比值)相关联的延迟所需的特定数量的延迟元件。

在图4的示例中，延迟线214通过在分频时钟信号的第一时钟边缘处设置DPWM来生成DPWM信号。在设置DPWM信号之后，延迟线214基于数字占空比值延迟分频信号的第一时钟边缘。在延迟第一时钟边缘之后，延迟线214的传输门可以输出信号resetb以重置DPWM信号。在一些示例中，延迟线214的延迟元件的数量(例如，电流欠缺反相器的数量)可以至少部分地基于电源2的模拟输入电压电平来接收参考电流。在这些示例中，延迟线214的每个延迟元件均确定DPWM信号的最小分辨率的长度。以这种方式，延迟线214可以修改DPWM信号的最小分辨率，因为延迟元件可以基于数字占空比值和延迟元件接收的参考电流的量来延迟时钟信号的第一时钟边缘。换句话说，数字脉宽调制器206的延迟线214可以形成功率转换器4的前馈部件，其基于电源2的模拟输入电压电平修改DPWM信号的最小分辨率。

功率级210接收来自数字脉宽调制器206的DPWM信号并控制功率转换器4的开关以调节滤波器6的电压。在一些示例中，功率级210可以降低电压电平(例如，降压转换器)。在其他示例中，功率级210可以增加电压电平(例如，升压转换器)。滤波器6接收来自功率级210的调节输出电压并在将滤波输出电压提供给负载(例如，图1所述负载8)之前过滤输出电压。

图5是示出图4的前馈部件的一个示例的功能框图。参照图1和图4描述图5。在图5的示例中，延迟线214包括电流欠缺反相器216A-216N(统称为“电流欠缺反相器216”)、传输门218、D触发器220、模拟延迟锁定环路222和增益块228。在图5的示例中，模拟延迟锁定环路222包括相位检测器224、充电泵226、相加节点230、环路滤波器232和电压-电流转换器234。

时钟信号(例如，图4所述的分频时钟信号)的第一时钟边缘可以被2N个延迟元件接收。在图5的示例中，第一时钟边缘在DPWM_SET处由D触发器220接收，并且D触发器220可以在接收到第一时钟边缘时将DPWM信号设置为高。在图5的示例中，传输门218可以在输入DUTY CYCLE_SEL[2^N:0]处接收来自图4所述PID204的数字占空比值。传输门218(例如，多路复用器)可以确定需要与来自PID 204的数字占空比值相关联的延迟对应的电流欠缺反相器216的数量。在图5的示例中，第一时钟边缘还可以在输入DL_IN处被传输门218确定的多个电流欠缺反相器216接收，并且确定数量的电流欠缺反相器216可以将第一时钟信号延迟一定时间量，并且将延迟第一时钟边缘提供给传输门218。传输门218可以允许第一时钟边缘被传输至D触发器220作为信号resetb。换句话说，传输门218可以使用来自确定数量的电流欠缺反相器216的延迟第一时钟边缘重置D触发器220和DPWM信号。

来自电流欠缺反相器216的输出还可以被提供给模拟延迟锁定环路222的相位检测器224。相位检测器224可以将来自电流欠缺反相器216的输出与校准时钟(例如，分频时钟信号)进行比较以确定延迟量或时间差。时间差被提供给充电泵226，其生成与两个时钟边缘之间的相位差成比例的电压。换句话说，相位检测器224可以检测来自电流欠缺反相器的输出是否如预期或相对于校准时钟延迟。由充电泵226生成的电压在相加节点230处相加至来自增益块228的电压(其是链路16上的电源2的模拟输入电压电平的函数)。相加节点230生成参考电压V_ref并将参考电压V_ref提供给环路滤波器232。在一些示例中，参考电压V_ref可用作用于修改DPWM信号的最小分辨率的参考，并且可以与电源2的模拟输入电压电平成反比。环路滤波器232保持环路的稳定性并将参考电压V_ref提供给电压-电流转换器234。电压-电流转换器234将参考电压V_ref转换为参考电流I_ref并且将参考电流I_ref提供给电流欠缺反相器216，从而确定DPWM信号的单个位的最小分辨率。

以这种方式，整个延迟线的时间长度可以随着模拟输入电压电平的增加而减小，并且将使得占空比自动减小。从而，以这种方式，由于模拟输入电压电平降低，所以整个延迟线的时间长度将增加并且将使得占空比自动增加。

图6是示出根据本公开技术的包括又一示例性前馈部件的功率转换器的示例的功能框图。参照图1和图2描述图6。在图6的示例中，功率转换器4、滤波器6、链路12和16可对应于图1所述的功率转换器4、滤波器6、和链路12和16。在图6的示例中，功率转换器4包括系统时钟300、任选的时钟分频器301、模数转换器(ADC)302、比例-积分-微分(PID)控制器304、数字脉宽调制器306、压控振荡器308和功率级310，它们可对应于图1所述的系统时钟100、任选的时钟分频器101、模数转换器(ADC)102、比例-积分-微分(PID)控制器104、数字脉宽调制器106、压控振荡器108和功率级110。此外，在图6的示例中，数字脉宽调制器306包括计数器和延迟线316。

系统时钟300为功率转换器4的操作提供具有频率f_sys的时钟信号。任选的时钟分频器301可以将频率f_sys除以数字N，其中N是整数，从而为功率转换器4的操作提供具有频率f_sw的分频时钟信号。

ADC 302接收分频时钟信号以及从链路104接收表示从滤波器6到负载8的输出电压的反馈电压，以生成数字反馈电压。PID 304接收分频时钟信号和生成的数字反馈电压以确定在负载8处保持输出电压的调节所要求的数字占空比值。

VCO 308在链路106上接收来自电源2的模拟输入电压电平，并基于模拟输入电压电平生成具有频率f_VCO的时钟信号。在一些示例中，来自VCO 308的具有频率f_VCO的时钟信号可以相对于来自系统时钟300的时钟信号和/或来自任选时钟分频器301的具有频率f_sw的分频时钟信号超频。

数字脉宽调制器306接收分频时钟信号作为重置信号以及来自PID 304的数字占空比值。数字脉宽调制器306还接收来自VCO 308的具有频率f_VCO的时钟信号。数字脉宽调制器306使用计数器和延迟线316生成数字脉宽调制(DPWM)信号。在一些示例中，计数器和延迟线316的计数器部分可以对应于图2所述的计数器112。在一些示例中，计数器和延迟线316的延迟线部分可以对应于图4所述的延迟线214。

在图6的示例中，计数器和延迟线316通过利用计数器部分在分频时钟信号的第一时钟边缘处向上计数并计数来自VCO 108的时钟信号中的每个脉冲来生成DPWM信号(例如，DPWM信号的最小分辨率)，直到比较器检测到计数器部分的计数等于数字占空比值的部分(例如，占空比值的最高有效位)。当比较器检测到计数等于占空比的一部分时，比较器可以触发计数器和延迟线316的延迟线部分(其可以对应于图4和图5所述的延迟线214)。当延迟线部分被触发时，延迟线可以使用多个延迟元件以基于数字占空比值的剩余部分(例如，数字占空比值的最低有效位)延迟来自VCO 308的时钟信号的脉冲，从而重置DPWM信号。以这种方式，来自VCO 308的时钟信号的频率f_VCO(其基于电源2的模拟输入电压电平)确定DPWM信号的最小分辨率，因为计数器112对取决于电源2的模拟输入电压电平的来自VCO 308的时钟信号的脉冲进行计数。

在一些示例中，用于延迟脉冲的多个延迟元件可以接收参考电流以确定时间延迟的量，并且参考电流可以至少部分地取决于电源2的模拟输入电压电平。以这种方式，来自被计数器和延迟线316的延迟部分使用的多个延迟元件的时间延迟量基于电源2的模拟输入电压电平，使得延迟线部分还可以确定DPWM信号的最小分辨率。在一些示例中，分频时钟信号的第二边缘可以重置计数器和延迟线316的计数器部分的计数。尽管图6被描述为计数器部分触发延迟线部分，但在一些示例中，其他结构和组合可以是适当的，包括相反的结构。例如，延迟线部分可用于延迟来自VCO 308的时钟信号并将延迟的时钟信号提供给计数器部分。在该示例中，DPWM信号的最小分辨率可以等于1/(N_{DELAY_ELEMENTS}f_VCO)。

功率级110可以接收来自数字脉宽调制器106的DPWM信号，并且控制转换器的开关来调节提供给滤波器6的输出电压。在一些示例中，功率级110可以降低电压电平(例如，降压转换器)。在其他示例中，功率级可以增加电压电平(例如，升压转换器)。滤波器6接收来自功率级110的调节输出电压并在将滤波输出电压提供给负载(例如，图1所述负载8)之前过滤输出电压。

图7是示出图7的前馈部件的一个示例的功能框图。参照图1和图4描述图7。在图7的示例中，延迟线314包括电流欠缺反相器316A-316N(统称为“电流欠缺反相器316”)、传输门318、D触发器320和模拟延迟锁定环路322。在图7的示例中，模拟延迟锁定环路322包括相位检测器324、充电泵326、环路滤波器332和电压-电流转换器334。

时钟信号(例如，图6所述的分频时钟信号)的第一时钟边缘可以被2N个延迟元件接收。在图7的示例中，第一时钟边缘在DPWM_SET处被D触发器320接收，并且D触发器320可以在接收到第一时钟边缘时将DPWM信号设置为高。在图7的示例中，传输门318可以在输入DUTY CYCLE_SEL[2^N:0]处接收图6所述来自PID 304的数字占空比值。传输门318(例如，多路复用器)可以确定需要与来自PID 304的数字占空比值相关联的延迟对应的电流欠缺反相器316的数量。在图6的示例中，第一时钟边缘还可以在输入DL_IN处被传输门318确定的多个电流欠缺反相器316接收，并且确定数量的电流欠缺反相器316可以将第一时钟边缘延迟一定时间量并将延迟的第一时钟边缘提供给传输门318。传输门318可以使得第一时钟边缘被传输至D触发器320作为信号resetb。换句话说，传输门318可以使用来自确定数量的电流欠缺反相器316的延迟第一时钟边缘重置D触发器320和DPWM信号。

来自电流欠缺反相器316的输出还可以被提供给模拟延迟锁定环路322的相位检测器324。相位检测器324可以将来自电流欠缺反相器316的输出与校准时钟(例如，分频时钟信号)进行比较以确定延迟量或时间差。时间差被提供给充电泵326，其生成与两个时钟边缘之间的相位差成比例的电压。换句话说，相位检测器324可以检测来自电流欠缺反相器的输出是否如预期或者相对于校准时钟延迟。由充电泵326生成的电压被提供给环路滤波器332。环路滤波器332保持环路的稳定性并将参考电压V_ref提供给电压-电流转换器334。电压-电流转换器334将参考电压V_ref转换为参考电流I_ref并将参考电流I_ref提供给电流欠缺反相器316，从而确定DPWM信号的单个位的最小分辨率。

以这种方式，整个延迟线的时间长度将随着模拟输入电压电平的增加而减小，并且将使得占空比自动降低。从而，以这种方式，随着模拟输入电压电平的降低，整个延迟线的时间长度将增加并且将使得占空比自动增加。

图8是示出利用图7的示例性前馈部件对数字脉宽调制信号的最小分辨率进行示例性修改的概念图。参照图7描述图8。如图8所示，计数器和延迟线316可以通过基于计数器和延迟线316的计数器部分的最小分辨率而向上计数来生成DPWM信号，其是来自VCO 308的时钟信号中的每个脉冲或者1/f_VCO。在一些示例中，来自VCO 308的时钟信号中的每个脉冲均取决于电源2的模拟输入电压电平。以这种方式，计数器和延迟线的计数器部分的最小分辨率取决于电源2的模拟输入电压电平。

在一些示例中，当计数器和延迟线316的计数器部分的向上计数为五时，计数器和延迟线316的比较器可以确定计数等于数字占空比值(例如，阈值d[n])，并且比较器可以重置DPWM信号，其中DPWM信号具有占空比354。然而，如果计数器和延迟线316的计数器部分的向上计数继续计数到六，并且比较器重置DPWM信号，则DPWM信号将具有占空比356。

在一些示例中，计数器和延迟线316的计数器部分的最小分辨率是不充分的，使得占空比354和356不充分。在这些示例中，计数器和延迟线316的延迟线部分可以提供附加的分辨率。例如，当计数器和延迟线316的计数器部分的向上计数为五，则比较器计数且延迟线316可以确定计数等于数字占空比值(例如，阈值d[n])，并且比较器可以触发计数器和延迟线316的延迟线部分。

在触发延迟线部分时，延迟线部分可以延迟来自VCO 308的时钟信号的脉冲，并且延迟的脉冲可以重置DPWM信号以具有占空比358(其在占空比354和356之间)。换句话说，延迟线部分可以向计数器部分提供的最小分辨率增加分辨率。在一些示例中，附加分辨率可以是两位至四位的附加分辨率。在一些示例中，附加分辨率可对应于数字占空比值的最低有效位。

在图8的示例中，由PID 304确定的数字占空比值可以具有等于五或0101(二进制)的最高有效位，并且可以具有等于七或0111(二进制)的最低有效位。在该示例中，当比较器检测到计数器部分的计数等于5时，比较器可触发延迟线部分来利用2^N个延迟元件来延迟来自VCO 308的时钟信号的第五个脉冲，其中N等于7，并且延迟的第五个脉冲将重置DPWM信号。以这种方式，计数器和延迟线316可生成具有占空比358的DPWM信号。

在图8的示例中，来自VCO 308的时钟信号相对于系统时钟300的超频在DC-DC转换器的切换循环内生成1/f_s的阶梯(等于1/f_VCO)。以这种方式，除其他优点外，计数器和延迟线316的计数器部分和延迟线部分的组合可用于增加分辨率并修改DPWM信号，同时避免循环限制并增加实施面积。

图9是示出不具有前馈电路的示例性降压转换器的特性的示图。为了易于理解，参照图1和图2描述图9；然而，图9还可以应用于图4和图6。

在图9的示例中，图形示图400包括V_OUT信号402、误差信号404、D_PID信号406、D_REAL信号408和V_IN信号410。在一些示例中，当功率转换器4是不具有前馈电路的降压转换器时，V_OUT信号402可以表示随时间变化的来自功率转换器4的输出电压。在其他示例中，当功率转换器4是不具有前馈电路的降压转换器时，V_OUT信号402可以表示链路14上的随时间变化的来自滤波器6的输出电压。误差信号404表示由ADC 102随时间计算的对应于V_OUT信号402的数字反馈电压电平与期望电压电平之间的误差。D_PID信号406表示由PID 104随时间确定的数字占空比值，以在功率转换器4的输出处实现期望的电压电平。D_REAL信号408表示随时间变化的实际占空比，以在功率转换器4的输出处实现期望的电压电平。V_IN信号410表示电源2的随时间变化的模拟输入电压电平。

如图9的V_IN信号410和V_OUT信号402所示，增加电源2的模拟输入电压电平引起输出电压中的尖峰。例如，电源2的模拟输入电压电平的25伏特(V)增加可在输出电压中引起9伏特和13伏特之间的增加。此外，如图9的D_PID信号406和D_REAL信号408所示，当功率转换器4不具有前馈电路时，PID 104可以基于输入电压和输出电压确定数字占空比值以补偿模拟输入电压电平的变化。以这种方式，D_REAL信号408镜像D_PID信号406，因为在不具有前馈电路的情况下，只有PID 104能够补偿输入电压和输出电压的变化。

图10是示出根据本公开的具有前馈电路的示例性降压转换器的特性的示图。为了易于理解，参照图1和图2描述图10；然而，图10还可以应用于图4和图6。

在图10的示例中，图形示图420包括V_OUT信号422、误差信号424、D_PID信号426、D_REAL信号428和V_IN信号430，它们可以类似于图9所述的V_OUT信号402、误差信号404、D_PID信号406、D_REAL信号408和V_IN信号410。在一些示例中，当功率转换器4是具有前馈电路的降压转换器时，V_OUT信号422可以表示随时间变化的来自功率转换器4的输出电压。在其他示例中，当功率转换器4是具有前馈电路的降压转换器时，V_OUT信号422可以表示链路14上的随时间变化的来自滤波器6的输出电压。误差信号424表示由PID 104随时间计算的对应于V_OUT信号402的数字反馈电压电平与期望电压电平之间的误差。D_PID信号426表示由PID 104随时间确定的数字占空比值，以在功率转换器4的输出处实现期望的电压电平。D_REAL信号428表示随时间变化的实际占空比，以在功率转换器4的输出处实现期望的电压电平。V_IN信号430表示电源2的随时间变化的模拟输入电压。

如图10的V_IN信号430和V_OUT信号422所示，增加电源2的模拟输入电压电平可引起输出电压中的尖峰，然而，当与图9相比时可以显著减小尖峰。例如，电源2的模拟输入电压电平的25伏特(V)增加不会在输出电压中引起9伏特和13伏特之间的尖峰，而是仅可以引起100毫伏的波纹。此外，如图10的D_PID信号426和D_REAL信号428所示，当功率转换器4根据本文所述的技术具有前馈电路时，PID 104基于输出电压确定占空比值，因为前馈电路已经补偿了电源2的模拟输入电压电平的变化。以这种方式，当与图9的D_PID信号406相比时，在达到稳定状态后由PID 104确定的数字占空比值如D_PID信号426所示基本恒定。在一些示例中，除其他优点外，由于前馈电路，PID 104可以要求显著少的处理来确定数字占空比值，这会减少线阶梯响应的变化。

此外，在一些示例中，当与图9的D_REAL信号408相比时，如D_REAL信号428所示，由前馈电路提供的对实际占空比的补偿可更快地对电源2的模拟输入电压电平的变化起作用。例如，D_REAL信号428能够实现大约0.5毫秒(ms)的稳定状态，其直接对应于模拟输入电压电平实现稳定状态的时间量(例如，0.5ms)。相比较，例如，如图9所示，D_REAL信号408能够根据模拟输入电压电平的变化在1.7ms和4ms之间实现稳定状态。

图11是示出不具有前馈电路的示例性升压转换器的特性的示图。为了易于理解，参照图1和图2描述图11；然而，图11还可以应用于图4和图6。

在图11的示例中，图形示图500包括误差信号502、V_OUT信号504、D_PID信号506、D_REAL信号508和V_IN信号510。误差信号502表示由PID 104随时间计算的对应于V_OUT信号504的数字反馈电压电平与期望的电压电平之间的误差。在一些示例中，当功率转换器4是不具有前馈电路的升压转换器时，V_OUT信号504可以表示随时间变化的来自功率转换器4的输出电压。在其他示例中，当功率转换器4是不具有前馈电路的升压转换器时，V_OUT信号504可以表示链路14上的随时间变化的来自滤波器6的输出电压。D_PID信号506表示由PID 104随时间确定的数字占空比值，以在功率转换器4的输出处实现期望的电压电平。D_REAL信号508表示随时间变化的实际占空比，以在功率转换器4的输出处实现期望的电压电平。V_IN信号510表示电源2的随时间变化的模拟输入电压电平。

如图11的V_IN信号510和V_OUT信号502所示，增加电源2的模拟输入电压电平引起输出电压中的尖峰。例如，电源2的模拟输入电压电平的8伏特(V)增加可在输出电压中引起16伏特的增加。此外，如图11的D_PID信号506和D_REAL信号508所示，当功率转换器4不具有前馈电路时，PID 104必须基于输入电压和输出电压确定占空比值以补偿模拟输入电压电平的变化。以这种方式，D_REAL信号508镜像D_PID信号506，因为在不具有前馈电路的情况下，只有PID 104能够补偿输入电压和输出电压中的变化。

图12是示出根据本公开的具有前馈电路的示例性升压转换器的特性的示图。为了易于理解，参照图1和图2描述图12；然而，图12还可以应用于图4和图6。

在图12的示例中，图形示图520包括误差信号522、V_OUT信号524、D_PID信号526、D_REAL信号528和V_IN信号530，它们可以类似于图11所述的误差信号502、V_OUT信号504、D_PID信号506、D_REAL信号508和V_IN信号510。误差信号522表示由PID 104随时间计算的对应于V_OUT信号524的数字反馈电压电平与期望电压电平之间的误差。在一些示例中，当功率转换器4是具有前馈电路的升压转换器时，V_OUT信号524可以表示随时间变化的来自功率转换器4的输出电压。在其他示例中，当功率转换器4是具有前馈电路的升压转换器时，V_OUT信号524可以表示链路14上的随时间变化的来自滤波器6的输出电压。D_PID信号526表示由PID 104随时间确定的数字占空比值，以在功率转换器4的输出处实现期望的电压电平。D_REAL信号528表示随时间变化的实际占空比，以在功率转换器4的输出处实现期望的电压电平。V_IN信号530表示电源2的随时间变化的模拟输入电压电平。

如图12的V_IN信号530和V_OUT信号524所示，增加电源2的模拟输入电压电平可引起输出电压中的尖峰，然而，当与图11相比时可以显著减小尖峰。例如，电源2的模拟输入电压电平的8伏特(V)增加不会在输出电压中引起16伏特的尖峰，而是仅可以引起5伏特的增加。此外，如图12的D_PID信号526和D_REAL信号528所示，当功率转换器4根据本文所述的技术具有前馈电路时，PID 104基于输出电压确定数字占空比值，因为前馈电路已经补偿了电源2的模拟输入电压电平的变化。以这种方式，当与图11的D_PID信号506相比时，在达到稳定状态后由PID 104确定的数字占空比值如D_PID信号526所示基本恒定。在一些示例中，除了包括线阶梯响应的减少的其他优点，由于前馈电路，PID 104可以要求显著少的处理来确定数字占空比值，这会增加效率并降低PID 104操作要求的功率量。

此外，在一些示例中，当与图11的D_REAL信号508相比时，如D_REAL信号528所示，前馈电路可以基于电源2的模拟输入电压电平的变化为实际的占空比提供更快的补偿。例如，D_REAL信号528能够实现大约0.5毫秒(ms)的稳定状态，其直接对应于模拟输入电压电平实现稳定状态的时间量(例如，0.5ms)。相比较，例如，如图 11所示，D_REAL信号508不能够在模拟输入电压电平发生变化之后实现稳定状态。

图13是示出根据本公开示例的前馈控制的示例性技术600的流程图。参照图1和图2描述图13；然而，图13还可以应用于图4和图6。例如，数字脉宽调制器106可以使用压控电路来修改DPWM信号的多个分立阶梯中的每一个的持续时间，其中压控电路被配置为接收模拟电压输入(608)。在一些示例中，数字脉宽调制器106可以接收来自压控振荡器的时钟信号，并且时钟信号的频率可以取决于模拟输入电压电平。

在一些示例中，数字脉宽调制器106可以通过以下方式来修改DPWM信号的多个分立阶梯中的每一个的持续时间：计数DPWM信号的多个分立阶梯中的每一个；基于第一时钟信号的第一时钟边缘设置DPWM信号；当DPWM信号的多个分立阶梯中的每一个的计数等于数字占空比值时，清除DPWM信号；以及基于第一时钟信号的第二边缘清除DPWM信号的多个分立阶梯的计数。

在一些示例中，数字脉宽调制器106可以通过以下方式来修改DPWM信号的多个分立阶梯中的每一个的持续时间：计数DPWM信号的多个分立阶梯中的每一个；响应于接收第一时钟信号的第一时钟边缘设置DPWM信号；响应于接收第一时钟信号的第二边缘清除DPWM信号的多个分立阶梯的计数；响应于DPWM信号的多个分立阶梯的计数等于数字占空比值的多个最高有效位的值来触发延迟线；以及响应于触发延迟线清除DPWM信号；其中通过与数字占空比值的多个最低有效位相对应的多个延迟元件来确定延迟线的持续时间。

在一些示例中，数字脉宽调制器106可以通过以下方式修改DPWM信号的多个分立阶梯中的每一个的持续时间：响应于接收到第一时钟信号的第一时钟边缘设置DPWM信号；触发延迟线；以及响应于触发延迟线清除DPWM信号；其中通过与数字占空比值的值相对应的多个延迟元件来确定延迟线的持续时间。

在一些示例中，数字脉宽调制器106可接收第一时钟信号(602)。在一些示例中，数字脉宽调制器106可基于数字反馈电压电平接收数字占空比值(604)。在一些示例中，数字脉宽调制器106可使用第一时钟信号和数字占空比值生成具有多个分立阶梯的数字脉宽调制(DPWM)信号以控制开关模式电源的开关(606)。在一些示例中，数字脉宽调制器106可以使用压控电路来修改DPWM信号的多个分立阶梯中的每一个的持续时间，其中压控电路被配置为接收模拟电压输入。

以下示例可以示出本公开的一个或多个方面。

示例1：一种用于控制DC-DC功率转换器的方法，包括：接收第一时钟信号；接收数字占空比值；使用所述第一时钟信号和所述数字占空比值生成具有多个分立阶梯的数字脉宽调制(DPWM)信号以控制开关模式电源的开关；以及使用压控电路修改所述DPWM信号的多个分立阶梯中的每一个的持续时间，所述压控电路被配置为接收模拟电压输入。

示例2：根据示例1所述的方法，其中，所述压控电路包括可变延迟线，所述可变延迟线被配置为修改所述DPWM信号的多个分立阶梯中的每一个的持续时间。

示例3：根据示例1-2的任何组合所述的方法，还包括：通过修改所述可变延迟线的持续时间来修改所述DPWM信号的多个分立阶梯中的每一个的持续时间。

示例4：根据示例1-3的任何组合所述的方法，其中，压控振荡器生成所述第一时钟信号，并且所述压控振荡器的频率取决于所述压控电压。

示例5：根据示例1-4的任何组合所述的方法，其中，使用所述压控电路修改所述DPWM信号的多个分立阶梯中的每一个的持续时间包括：计数所述DPWM信号的多个分立阶梯中的每一个；基于所述第一时钟信号的第一时钟边缘设置所述DPWM信号；当所述DPWM信号的多个分立阶梯中的每一个的计数等于所述数字占空比值时，清除所述DPWM信号；以及基于所述第一时钟信号的第二边缘，清除所述DPWM信号的多个分立阶梯的计数。

示例6：根据示例1-5的任何组合所述的方法，其中，使用所述压控电路修改所述DPWM信号的多个分立阶梯中的每一个的持续时间包括：计数所述DPWM信号的多个分立阶梯中的每一个；响应于接收到所述第一时钟信号的第一时钟边缘，设置所述DPWM信号；响应于接收到所述第一时钟信号的第二边缘，清除所述DPWM信号的多个分立阶梯的计数；响应于所述DPWM信号的多个分立阶梯的计数等于所述数字占空比值的多个最高有效位的值，触发延迟线；以及响应于触发所述延迟线，清除所述DPWM信号；其中，通过与所述数字占空比值的多个最低有效位相对应的多个延迟元件来确定所述延迟线的持续时间。

示例7：根据示例1-6的任何组合所述的方法，其中，使用所述压控电路修改所述DPWM信号的多个分立阶梯中的每一个的持续时间包括：响应于接收到所述第一时钟信号的第一时钟边缘，设置所述DPWM信号；触发延迟线；以及响应于触发所述延迟线，清除所述DPWM信号；其中，通过与所述数字占空比值的值相对应的多个延迟元件来确定所述延迟线的持续时间。

示例8：根据示例1-7的任何组合所述的方法，其中，使用所述压控电路修改所述DPWM信号的多个分立阶梯中的每一个的持续时间包括：根据所述压控电路生成参考电流；基于所述第一时钟信号的第一时钟边缘生成所述DPWM信号；以及基于所述数字占空比值和所述参考电流延迟所述DPWM信号的清除。

示例9：根据示例1-8的任何组合所述的方法，其中，根据所述压控电路生成所述参考电流包括：通过将来自延迟线的输出与校准时间进行比较来生成电压；增加来自相位检测器的电压；通过将所述相位检测器和所述压控电路的增加电压相加到一起来生成参考电压；过滤所述参考电压；以及将所述参考电压转换为所述参考电流。

示例10：一种开关模式电源设备，包括：开关；模数转换器(ADC)，被配置为接收反馈电压电平，并且输出数字反馈电压电平；控制器，被配置为接收所述数字反馈电压电平，基于所述数字反馈电压电平确定数字占空比值，并且输出所述数字占空比值；以及数字脉宽调制器，包括至少一个前馈部件，被配置为基于压控电路修改数字脉宽调制(DPWM)信号的多个分立阶梯中的每一个的持续时间，其中，所述数字脉宽调制器被配置为接收第一时钟信号和所述数字占空比值，并且生成所述DPWM信号来控制所述开关，以及其中，所述压控电路被配置为接收模拟电压输入。

示例11：根据示例10-11的任何组合所述的设备，其中，所述压控电路包括连接在模拟电源与所述至少一个前馈部件之间的压控振荡器，所述压控振荡器被配置为生成所述第一时钟信号并将所述第一时钟信号提供给所述至少一个前馈部件，其中，所述压控振荡器的频率是所述模拟电源的电压的函数。

示例12：根据权利要求11所述的设备，其中，所述至少一个前馈部件包括：计数器，被配置为在接收到所述第一时钟信号的第一时钟边缘时开始所述DPWM信号的多个分立阶梯中的每一个的计数并设置所述DPWM信号，并且所述计数器被配置为在接收到所述第一时钟信号的第二边缘时清除所述计数；以及比较器，被配置为当所述数字占空比值等于所述计数器的计数时清除所述DPWM信号。

示例13：根据示例10-12的任何组合所述的设备，其中，所述至少一个前馈部件包括：计数器，被配置为在接收到所述第一时钟信号的第一时钟边缘时开始所述DPWM信号的多个分立阶梯中的每一个的计数并设置所述DPWM信号，并且所述计数器被配置为接收到所述第一时钟信号的第二边缘时清除所述计数；延迟线，被配置为清除所述DPWM信号，其中，通过与所述数字占空比值的多个最低有效位相对应的多个延迟元件来确定所述延迟线的持续时间；以及比较器，被配置为当所述数字占空比值的多个最高有效位等于所述计数器的计数时触发所述延迟线。

示例14：根据示例10-13的任何组合所述的设备，其中，所述至少一个前馈部件被配置为在接收到所述第一时钟信号的第一时钟边缘时设置所述DPWM信号，并且所述至少一个前馈部件包括被配置为清除所述DPWM信号的延迟线，通过与所述数字占空比值相对应的多个延迟元件来确定所述延迟线的持续时间。

示例15：根据示例10-14的任何组合所述的设备，其中，所述压控电路包括压控环路，包括：相位检测器，被配置为通过比较来自所述延迟线的输出与校准时钟来生成电压；充电泵，被配置为增加来自所述相位检测器的电压；相加节点，被配置为通过将来自所述充电泵的电压与所述模拟电源的电压电平相加到一起来生成参考电压；环路滤波器，被配置为过滤所述参考电压并利用所述延迟线稳定该环路；以及电压-电流转换器，被配置为将所述参考电压转换为所述参考电流并将所述参考电流提供给所述延迟线的延迟元件。

示例16：根据示例10-15的任何组合所述的设备，其中，所述延迟线的每个延迟元件都包括电流欠缺反相器。

示例17：根据示例10-16的任何组合所述的设备，其中，与所述DPWM信号的占空比相比，所述数字占空比值保持基本恒定。

示例18：一种用于控制DC-DC功率转换器的系统，包括：用于基于压控电路修改数字脉宽调制(DPWM)信号的多个分立阶梯中的每一个的持续时间的装置，其中所述压控电路被配置为接收模拟电压输入；用于接收第一时钟信号的装置；用于基于数字反馈电压电平接收数字占空比值的装置；以及用于基于所述第一时钟信号和所述数字占空比生成所述DPWM信号以控制开关模式电源的开关的装置。

示例19：根据示例18所述的系统，其中，用于接收所述第一时钟信号的装置包括：用于接收来自压控振荡器的所述第一时钟信号的装置，其中，所述第一时钟信号的频率取决于所述压控电路。

示例20：根据示例18-19的任何组合所述的系统，其中，用于基于所述压控电路修改所述DPWM信号的多个分立阶梯中的每一个的持续时间的装置包括：用于计数所述DPWM信号的多个分立阶梯中的每一个的装置；用于基于所述第一时钟信号的第一时钟边缘设置所述DPWM信号的装置；用于在所述DPWM信号的多个分立阶梯中的每一个的计数等于所述数字占空比值时清除所述DPWM信号的装置；以及用于基于所述第一时钟信号的第二边缘清除所述DPWM信号的多个分立阶梯的计数的装置。

示例21：根据示例18-20的任何组合所述的系统，其中，用于基于所述压控电路修改所述DPWM信号的多个分立阶梯中的每一个的持续时间的装置包括：用于计数所述DPWM信号的多个分立阶梯中的每一个的装置；用于响应于接收到所述第一时钟信号的第一时钟边缘设置所述DPWM信号的装置；用于响应于接收到所述第一时钟信号的第二边缘清除所述DPWM信号的多个分立阶梯的计数的装置；用于响应于所述DPWM信号的多个分立阶梯的计数等于所述数字占空比值的多个最高有效位的值触发延迟线的装置；以及用于响应于触发所述延迟线清除所述DPWM信号的装置；其中，通过与所述数字占空比的多个最低有效位相对应的多个延迟元件来确定所述延迟线的持续时间。

示例22：根据示例权利要求18-21的任何组合所述的系统，其中，用于基于所述压控电路修改所述DPWM信号的多个分立阶梯中的每一个的持续时间的装置包括：用于响应于接收到所述第一时钟信号的第一时钟边缘设置所述DPWM信号的装置；用于触发延迟线的装置；以及用于响应于触发所述延迟线清除所述DPWM信号的装置；其中，通过与所述数字占空比值的值相对应的多个延迟元件来确定所述延迟线的持续时间。

在一个或多个示例中，所描述的功能可以硬件、软件、固件或任何它们的组合来实施。如果以软件实施，则功能可以作为一个或多个指令或代码存储在计算机可读介质上并且被基于硬件的处理单元(例如，脉宽调制器106的计数器112或PID 104)执行。计算机可读介质可以包括计算机可读存储介质，其对应于有形介质，诸如数据存储介质。以装置方式，计算机可读介质通常可以对应于非暂态的有形计算机可读存储介质。数据存储介质可以是任何可用介质，其可以被一个或多个计算机或者一个或多个处理器访问以得到用于实施本公开所述技术的指令、代码和/或数据结构。计算机程序产品可包括计算机可读介质。

通过示例但不限制地，这种计算机可读存储介质可以包括RAM、ROM、EEPROM、CD-ROM或其他光盘存储、磁盘存储或其他磁性存储设备、闪存或者以指令或数据结构的形式且可被计算机访问的可用于存储期望程序的任何其他介质。应该理解，计算机可读存储介质和数据存储介质不包括载波、信号或其他瞬态介质，但是可以是非瞬态、有形存储介质。如本文所使用的，盘和光盘包括压缩盘(CD)、激光盘、光盘、数字通用盘(DVD)、软盘和蓝光盘，其中盘通常磁性地再生数据，而光盘利用激光器光学地再生数据。上述组合还包括的计算机可读介质的范围内。

指令可以被一个或多个处理器(例如，数字脉宽调制器106的计数器112或PID 104)执行，诸如一个或多个数字信号处理器(DSP)、通用微处理器、专用集成电路(ASIC)、现场可编程逻辑阵列(FPGA)或其他等效的集成或分立逻辑电路。因此，本文使用的术语“处理器”或“控制器”表示适合于实施本文所述技术的任何前述结构或任何其他结构。此外，技术可以完全在一个或多个电路或逻辑元件中实施。

本公开的技术可以各种设备或装置来实施，包括集成电路(IC)或IC集合(例如，芯片集)。在本公开中描述各种部件、单元以强调被配置为执行所公开技术的设备的功能方面，但不是必须要求通过不同的硬件单元来实现。此外，如上所述，各个单元可以组合在硬件单元中或者通过互操作的硬件单元(包括上述一个或多个处理器)的集合联合适当的软件和/或固件来提供。

描述了各个示例。这些示例和其他示例均包括在以下权利要求的范围内。