电压变换装置及漏电感决定方法与流程

本发明涉及电压变换装置及漏电感决定方法。

本申请基于2016年6月10日申请的日本申请第2016－116530号要求优先权，引用在所述日本申请中记载的全部记载事项。

背景技术：

使直流电压升压或降压而变换为期望的直流电压的dc/dc转换器(下面，简称为转换器)在各种领域中被使用。转换器通过将流过电感器的电流进行通断而输出所需的电压。为了增大输出电流并且减小输出电流的脉动且实现装置的小型化，利用了使多个转换器以相互不同的相位工作而并联连接的多相(multiphase)转换器。

例如在专利文献1中记载有下述升压型的dc/dc转换器，其使用在同一芯上以相互反方向卷绕的第1及第2线圈和一对开关而使在第1及第2线圈各自交替地流过励磁电流，由此在第2及第1线圈在将芯的磁通抵消的方向产生电流，将来自第2及第1线圈的电流与二极管相加而输出。该dc/dc转换器由于通过第1及第2线圈实现的芯的磁化被抵消，因此能够抑制芯的磁饱和而实现芯的小型化。

已知在使用专利文献1中记载的技术的所谓交错型的dc/dc转换器中，第1及第2线圈间的耦合系数和第1及第2线圈内的脉动电流密切相关。着眼于这一点，在专利文献2中公开了下述技术，即，在将流过相当于第1及第2线圈的2个电感器的电流以5％至40％的范围的占空比进行通断的情况下，使得电感器间的耦合系数k处于-0.4＜k≤-0.1的范围内，由此与k为0时相比减少脉动电流。

专利文献1：日本特开2005－224058号公报

专利文献2：日本特开2015－231311号公报

技术实现要素：

本发明的一个方式所涉及的电压变换装置具有：电压变换电路，其具有卷绕于芯而磁性抵消的2个电感器及将流过各个电感器的电流进行通断的开关元件；以及控制部，其将各开关元件交替地接通/断开，在该电压变换装置中，所述2个电感器的耦合系数在大于或等于－0.99且小于或等于－0.78的范围内。

本发明的一个方式所涉及的漏电感的决定方法，其决定电压变换装置中的2个电感器的漏电感，该电压变换装置通过由控制部接通/断开的开关元件将分别流过卷绕于芯而磁性抵消的所述2个电感器的电流进行通断，在该漏电感决定方法中，准备耦合系数为0的2个第1电感器、和具有与该第1电感器的自感相同大小的漏电感而使耦合系数接近－1的2个第2电感器，取代所述2个电感器而将所述2个第1电感器进行连接，关于流过该第1电感器的脉动电流，取得相对于所述控制部将各开关元件接通的规定范围的占空比的第1变化特性，取代所述2个第1电感器而将所述2个第2电感器进行连接，关于流过该第2电感器的脉动电流，取得相对于所述规定范围的占空比的第2变化特性，基于对所取得的第1变化特性及第2变化特性进行比较的结果而对脉动电流的减少率进行计算，将所述第2电感器的漏电感的大小的减少率设为小于或等于所述计算出的脉动电流的减少率的减少率，以成为该减少率的方式决定所述2个电感器的漏电感的大小，将所述2个第2电感器的耦合系数设为所述2个电感器的耦合系数。

此外，本申请不仅能够作为分别具有如上所述的特征性的处理部及步骤的电压变换装置及漏电感的决定方法而实现，还能够将电压变换装置的一部分或全部作为半导体集成电路而实现，或作为包含电压变换装置的其它系统而实现。

附图说明

图1是表示实施方式1所涉及的电压变换装置的结构例的框图。

图2是表示实施方式1所涉及的电压变换装置中的fet的驱动信号和流过电感器的电流的定时关系的时序图。

图3是表示漏电感为2μh的情况下的占空比和脉动电流的关系的图形。

图4是表示漏电感为4μh的情况下的占空比和脉动电流的关系的图形。

图5是用于对经过芯内而与电感器交链的磁通进行说明的说明图。

图6是表示电感器的等价电路的电路图。

图7是表示漏电感为1μh的情况下的耦合系数和脉动电流的关系的图形。

图8是表示漏电感为1μh的情况下的耦合系数和脉动电流的关系的图形。

图9是表示漏电感为1μh的情况下的耦合系数和脉动电流的关系的图形。

图10是表示漏电感为1μh的情况下的耦合系数和脉动电流的关系的图形。

图11是表示漏电感为1μh的情况下的耦合系数和脉动电流的关系的图形。

图12是表示漏电感为1μh的情况下的耦合系数和脉动电流的关系的图形。

图13是表示漏电感为1μh的情况下的耦合系数和脉动电流的关系的图形。

图14是表示漏电感为2μh的情况下的耦合系数和脉动电流的关系的图形。

图15是表示漏电感为2μh的情况下的耦合系数和脉动电流的关系的图形。

图16是表示漏电感为2μh的情况下的耦合系数和脉动电流的关系的图形。

图17是表示漏电感为2μh的情况下的耦合系数和脉动电流的关系的图形。

图18是表示漏电感为2μh的情况下的耦合系数和脉动电流的关系的图形。

图19是表示漏电感为2μh的情况下的耦合系数和脉动电流的关系的图形。

图20是表示漏电感为2μh的情况下的耦合系数和脉动电流的关系的图形。

图21是表示漏电感为2μh的情况下的占空比和脉动电流的关系的图形。

图22是表示漏电感减少前后的占空比和脉动电流的关系的图形。

图23是表示针对漏电感为0.9μh的情况下的耦合线圈实测出的芯的体积的图表。

图24是表示使用基准耦合线圈的情况下的脉动电流的波形的图形。

图25是表示使用耦合线圈a的情况下的脉动电流的波形的图形。

图26是表示使用耦合线圈b的情况下的脉动电流的波形的图形。

图27是表示使用耦合线圈c的情况下的脉动电流的波形的图形。

图28是表示使用耦合线圈d的情况下的脉动电流的波形的图形。

图29是表示实施方式2所涉及的电压变换装置的结构例的框图。

图30是表示实施方式2所涉及的电压变换装置中的fet的驱动信号和流过各部的电流的定时关系的时序图。

图31是示意地表示变形例所涉及的电压变换装置的ee型芯的正视图。

图32是示意地表示嵌入有电感器的e型芯的俯视图。

图33是表示将电感器嵌入而将ee型芯组装的方法的说明图。

具体实施方式

[本发明公开的课题]

但是，专利文献1中公开的技术记载为，如果将流过电感器的电流进行通断的占空比超过50％，则电感器成为短路状态，因此设想漏电感无限接近0的电感器，换言之k实质上为－1的电感器，在占空比的可变范围上存在大的限制。

另外，专利文献2中公开的技术公开有，在自感恒定的2个电感器卷绕于恒定尺寸的芯(根据记载内容以上述方式理解)的情况下，与耦合系数k为0时相比电感器的脉动电流减少的k的范围，专利文献2没有将减小芯的尺寸作为课题。因此，在专利文献2中没有公开，在与耦合系数k为0时相比较电感器的脉动电流没有增加的范围中减小芯的尺寸的技术，也没有给出启示。

本发明就是鉴于该情况而提出的，其目的在于提供一种将卷绕有磁性抵消的2个电感器的芯的尺寸减小的电压变换装置、及能够减小所述芯的尺寸的漏电感决定方法。

[本发明的效果]

根据本申请的公开，能够减小卷绕有磁性抵消的2个电感器的芯的尺寸。

[本发明的实施方式的说明]

首先，将本发明的实施方式列举而说明。另外，也可以将以下记载的实施方式的至少一部分任意地组合。

(1)本发明的一个方式所涉及的电压变换装置，其具有：电压变换电路，其具有卷绕于芯而磁性抵消的2个电感器及将流过各个电感器的电流进行通断的开关元件；以及控制部，其将各开关元件交替地接通/断开，在该电压变换装置中，所述2个电感器的耦合系数在大于或等于－0.99且小于或等于－0.78的范围内。

在本方式中，控制部将电压变换电路的2个开关元件交替地接通/断开，通过各个开关元件将流过卷绕于芯而相互将磁性彼此抵消的2个电感器的电流进行通断，由此对输入至电压变换电路的电压进行变换而输出。2个电感器的与漏电感密切相关的耦合系数k在－0.99≤k≤－0.78的范围内。

即，在与2个电感器间的耦合系数k为0时相比不使电感器的脉动电流增加的范围，与现有(在专利文献2中记载的－0.4＜k≤－0.1)相比能够使k接近－1，k越接近－1，则能够应用具有比k为0时的自感越小的漏电感的电感器。

(2)所述2个电感器的漏电感的大小，优选在所述2个电感器的耦合系数为0的情况下，是小于为了将流过所述2个电感器的脉动电流以规定的减少率减少而所需的自感的大小的1倍且大于或等于0.45倍的大小。

在本方式中，将2个电感器的漏电感的大小设为小于耦合系数为0的情况下所需的自感的大小的1倍且大于或等于0.45倍的大小。

由此，使漏电感的大小越接近上述自感的大小的0.45倍，则芯的尺寸越减小。

(3)优选所述控制部将各开关元件接通的占空比在大于或等于0.1且小于或等于0.7的范围内。

在本方式中，将分别流过2个电感器的电流以0.1≤d≤0.7的范围的占空比d进行通断。

由此，能够应对比现有(在专利文献1中记载的d＜0.5或在专利文献2中记载的0.05≤d≤0.40)高的占空比，对于相同的输入电压而能得到高输出电压。

(4)优选具有n个所述电压变换电路，其中，n为大于或等于2的自然数，将该n个电压变换电路彼此并联连接，所述控制部将各电压变换电路的开关元件以π/n为单位相差的相位接通/断开。

在本方式中，控制部将n个电压变换电路各自所包含的2个开关元件以相位差π交替地接通/断开，并且对于2个开关元件的任意者也以π/n为单位相差的相位进行接通/断开。

由此，通断损耗均等地分散于n个电压变换电路，并且输出所包含的脉动电流减少为1/n。

(5)本发明的一个方式所涉及的漏电感的决定方法，其决定电压变换装置中的2个电感器的漏电感，该电压变换装置通过由控制部接通/断开的开关元件将分别流过卷绕于芯而磁性抵消的所述2个电感器的电流进行通断，在该漏电感决定方法中，准备耦合系数为0的2个第1电感器、和具有与该第1电感器的自感相同大小的漏电感而使耦合系数接近－1的2个第2电感器，取代所述2个电感器而将所述2个第1电感器进行连接，关于流过该第1电感器的脉动电流，取得相对于所述控制部将各开关元件接通的规定范围的占空比的第1变化特性，取代所述2个第1电感器而将所述2个第2电感器进行连接，关于流过该第2电感器的脉动电流，取得相对于所述规定范围的占空比的第2变化特性，基于对所取得的第1变化特性及第2变化特性进行比较的结果而对脉动电流的减少率进行计算，将所述第2电感器的漏电感的大小的减少率设为小于或等于所述计算出的脉动电流的减少率的减少率，以成为该减少率的方式决定所述2个电感器的漏电感的大小，将所述2个第2电感器的耦合系数设为所述2个电感器的耦合系数。

在本方式中，对于使用耦合系数k为0的2个第1电感器取得的、相对于规定范围的占空比的脉动电流的第1变化特性和使用具有与第1电感器的自感相同大小的漏电感、使k接近－1的2个第2电感器取得的、相对于规定范围的占空比的脉动电流的第2变化特性，遍及规定范围的占空比进行逐次比较，通过基于比较结果计算出的脉动电流的减少率，决定2个电感器各自的漏电感。

由此，通过使k接近－1而实现的脉动电流的减少率和通过减少漏电感而实现的脉动电流的增加率被抵消，因此与漏电感的减少相应地芯的尺寸减小。

(6)优选关于所述减少率的计算，对相对于所述第1变化特性，在所述第2变化特性以最低的比率使脉动电流减少的一个占空比下的脉动电流的减少率进行计算，将所述第2电感器的漏电感的大小的减少率，设为与所述计算出的脉动电流的减少率相同的减少率，以成为该减少率的方式决定所述2个电感器的漏电感的大小。

在本方式中，对第1及第2变化特性遍及规定范围的占空比进行逐次比较，关于第2变化特性中的脉动电流相对于第1变化特性中的脉动电流，对最低的减少率进行计算，以计算出的减少率减少第2电感器的漏电感的大小，将减少大小后的漏电感决定为2个电感器各自的漏电感。

由此，由于针对规定范围的占空比而对保证最坏情形下的脉动电流的减少率进行计算，因此在以相同的减少率减少第2电感器的漏电感的大小而决定为2个电感器的漏电感的情况下，相对于规定范围的占空比的脉动电流，不超过使用2个第1电感器时的脉动电流。

[本发明的实施方式的详细内容]

下面，参照附图，对本发明的实施方式所涉及的电压变换装置的具体例进行说明。此外，本发明并不限定于这些例示，而是由权利要求书示出，包含与权利要求书等同的含义及范围内的全部变更。另外，在各实施方式中记载的技术性特征能够相互组合。

(实施方式1)

图1是表示实施方式1所涉及的电压变换装置的结构例的框图。电压变换装置具有：电压变换电路1a，其对从外部的电源2供给的电压进行降压而供给至外部的负载3；以及控制部50a，其对通过该电压变换电路1a实现的电压的变换进行控制。在电源2及负载3分别与电容器31及32并联连接。

电压变换电路1a具有：电感器21及22，它们卷绕于芯20而将通过来自电源2的电流产生的磁性彼此抵消；以及n沟道型的mosfet(metaloxidesemiconductorfieldeffecttransistor：下面，称为fet)11及12，它们是将从电源2分别流向电感器21及22的电流进行通断的开关元件。

fet11及12的漏极与电源2的正极侧连接，栅极与控制部50a连接。fet11及12各自的源极与电感器21及22的一端连接。电感器21及22的另一端与负载3的一端连接。电感器21及22各自与fet11及12的连接点连接于同步整流用的fet13及14的漏极。fet13及14的栅极与控制部50a连接。电源2的负极侧、fet13及14的源极和负载3的另一端与共通的接地电位连接。

控制部50a向fet11及12各自的栅极赋予相位相差π的驱动信号，由此将fet11及12交替地接通/断开。另外，控制部50a向fet13及14各自的栅极赋予的驱动信号的接通/断开的相位与fet11及12的驱动信号反转，由此在fet11及12各自断开的期间使电流向电感器21及22回流。

对在上述的结构中流过电感器21及22的脉动电流(下面，只要不产生混乱，则简称为脉动电流)进行说明。

图2是表示实施方式1所涉及的电压变换装置中的fet11及12的驱动信号和流过电感器21及21的电流的定时关系的时序图。图2所示的4个时序图都是将同一时间轴(t)设为横轴，从图的上层起依次示出fet11的驱动信号、fet12的驱动信号、流过电感器21的电流及流过电感器22的电流。分别流过电感器21及22的电流的变动成分为脉动电流。控制部50a将fet11及12及22各自接通的占空比(下面，只要不产生混乱，则称为占空比)，作为例子而大致为30％。

各信号及各电流的周期为t。在最初的1个周期将fet11及12的驱动信号上升的时刻分别设为t0及t2，将驱动信号下降的时刻分别设为t1及t3。将从时刻t0起1个周期后的时刻设为t4。fet11及12的驱动信号相互相位以π偏移。即，从时刻t0至时刻t2为止的时间相当于t/2。fet13的未图示的驱动信号与fet11的驱动信号相比较，接通/断开的相位反转。即，在fet13的驱动信号接通的情况下，fet11的驱动信号断开，在fet13的驱动信号断开的情况下，除了所谓死区时间以外fet11的驱动信号接通。同样地，fet14的未图示的驱动信号与fet12的驱动信号相比较，接通/断开的相位反转。

在从时刻t0至t1为止的期间，fet11接通，电流从电源2经由电感器21而流向电容器32及负载3。该期间，从电源2向电感器21注入能量，因此电感器21的电流增加。一个fet12断开，但以将流过电感器21的电流抵消的方式在电感器22感应产生电流，因此电感器22的电流随着时间的经过而增加。该电流从电容器32及负载3经由fet14而回流。

从时刻t1至t2为止的期间，fet11断开，流过电感器21的电流经由fet13而回流。另外，流过电感器22的电流依然经由fet14而回流。该期间，不从电源2向电感器21及22注入能量，因此电感器21及22的电流都减少。

在从时刻t2至t3为止的期间，fet12接通，电流从电源2经由电感器22而流向电容器32及负载3。在该期间流过电感器22的电流的增加量，与从时刻t0至t1为止的期间的电感器21的电流的增加量同等。一个fet11断开，但以将流过电感器22的电流抵消的方式在电感器21感应产生电流，因此电感器21的电流随着时间的经过而增加。该电流从电容器32及负载3经由fet13而回流。

在从时刻t3至t4为止的期间，fet12断开，流过电感器22的电流经由fet14而回流。另外，流过电感器21的电流依然经由fet13而回流。该期间，不从电源2向电感器21及22注入能量，因此电感器21及22的电流都减少。时刻t4及其以后的周期中的各信号及各电流的变化，与从时刻t0至t4为止的周期中的情况相同。

在这里，如果设想为没有电感器21及22间的磁耦合的情况、即电感器21及22间的耦合系数k为0的情况，则在从时刻t0至t1为止之间流过电感器21的电流的增加量δil，由下面的式(1)表示。在从时刻t1至t4为止之间流过电感器21的电流的减少量，绝对值与式(1)相同而符号不同。

δil＝{(vin－vout)/l1}d·t···········(1)

其中，vin：电压变换电路1a的输入电压(＝电源2的电压)

vout：电压变换电路1a的输出电压

l1：电感器21的自感

d：控制部50a将fet11接通的占空比

t：fet11的驱动信号的周期

电压变换电路1a的输入电压vin和输出电压vout的关系由下面的式(2)表示，因此将式(2)的左边代入至式(1)的右边，式(1)变形为如下式(3)所示。

vout＝d·vin·······················(2)

δil＝{vin(1－d)/l1}d·t·············(3)

根据式(3)，示出电感器21的脉动电流与自感l1成反比。根据式(3)，在占空比为0及1的情况下δil成为0，与此相对，在占空比为0.5的情况下δil变得极大。

另一方面，在电感器21及22间的耦合系数k处于0＜k＜1的范围内的情况下，电感器21的电感成分中的、与式(1)中的自感l1进行置换而作为扼流线圈起作用的成分，是后面记述的漏电感le1(参照图6)。下面，将电感器21、22或取代其的2个电感器所涉及的漏电感简称为漏电感。将式(1)的自感l1置换为相同大小的漏电感le1的情况下的电感器21的脉动电流如图2所示，与k＝0的情况相比以小幅度反复增减，因此与k＝0的情况相比变小。

特别地在使k无限接近1的情况下，在占空比为0.5时，在fet11接通的期间中流过电感器21的电流和在fet11断开的期间中通过fet12在电感器21感应产生的电流变得一致，因此电感器21的脉动电流无限变小。在占空比为0及1时，与k＝0的情况同样地，电感器21的脉动电流成为0，这是显而易见的。

基于以上的考察，说明对占空比和脉动电流的关系进行模拟的结果。

图3是表示漏电感为2μh的情况下的占空比和脉动电流的关系的图形，图4是表示漏电感为4μh的情况下的占空比和脉动电流的关系的图形。图3及4的横轴表示占空比，纵轴表示脉动电流(app：amperepeak－to－peak)。

在图3及4中，实线及虚线分别表示耦合系数k为0及0.99的情况下的脉动电流相对于占空比的变化特性。在k＝0的情况下应该将漏电感称为自感，但在这里以漏电感进行统一。如上述考察所示，k＝0的情况下的脉动电流，在占空比为0.5时成为极大而描绘出向上凸的曲线。另外，k＝0.99的情况下的脉动电流，描绘出在占空比为0.5时成为大致为0的极小，在0及0.5之间和0.5及1之间成为极大的曲线。

对在图3及图4中用实线表示的情况进行比较，掌握到在k＝0的情况下在漏电感从2μh倍增至4μh时，遍及占空比的整个范围而脉动电流减半。同样地对用虚线表示的情况比较，掌握到在k＝0.99的情况下在漏电感从2μh倍增至4μh时，遍及占空比的整个范围而脉动电流减半。即，可以说脉动电流和漏电感处于成反比的关系。

接下来，详细地进行说明芯20和电感器21及22的关系。

图5是用于对经过芯20内而与电感器21和/或22交链的磁通进行说明的说明图，图6是表示电感器21及22的等价电路的电路图。图5所示的芯20是所谓ei芯，在具有e型形状的芯20的一部分和具有i型形状的芯20的另一部分之间，通过中央的脚部20b形成有间隙。芯20并不限定于ei芯。电感器21及22各自卷绕于芯20的一侧的脚部20a及另一侧的脚部20c。

转移至图6，电感器21及22各自的自感为l1及l2，电感器21及22间的耦合系数为k。如果将其展开为等价电路，则电感器21及22由对与漏电感le1及le2相对应的电感器23及24的一端和与互感m相对应的电感器25的一端进行了连接的三端子电路表示。le1及le2的各自由下面的式(4)及(5)表示。

le1＝(1－k)l1······················(4)

le2＝(1－k)l2······················(5)

耦合系数k以k、互感m以m这样用相同标号定义，k及m为正还是负的差异依赖于电感器21及22间的磁耦合的方向。通常来说与磁耦合的方向性无关，大多将k的符号定义为正，因此下面假定为将k以0或由正数表示而进行说明。实际上k应该以0或负数表示，但通过在电感器21及22各自的一端标注点记号，由此明确表示彼此的磁耦合的方向相反。

如果更具体地说，在相互耦合的2个电感器处电流向标注有点记号的各自的一端流入的情况下，在磁通彼此相互增强(或相互减弱)时，互感m的符号定义为正(或负)。由此，在设定为图1所示的电感器21及22间的耦合系数k及互感m的符号为正的情况下，根据图掌握到在电流从fet11及12各自的源极流入至电感器21及22的一端时将彼此的磁通相互减弱，因此显然电感器21及22中的彼此的磁耦合的方向相反。

此外，在定义为耦合系数k及互感m的符号为负而严格地记载图1的情况下，在与fet11及12各自的源极连接的电感器21及22的一端标注点记号，这反而难以掌握彼此的磁耦合的方向相反这一情况，因此在这里不使用上述的记载方法。

返回至图5，在从fet11将电压施加至电感器21的一端的情况下，励磁电流im流过电感器21，通过相当于互感m的励磁电感而在芯20产生主磁通该主磁通与电感器22交链，通过电磁感应而使负载电流i2流动，与负载电流i2相应地负载电流i1流过电感器21。

在该情况下，通过电感器21的绕组电流(i1+im)，产生不与电感器22交链的漏磁通通过电感器22的绕组电流(i2)，产生不与电感器21交链的漏磁通漏磁通及经过芯20的中央的脚部20b。如果使用上述的漏电感le1及le2，则漏磁通及各自由下面的式(6)及(7)表示。

主磁通不会由于负载电流i1及i2而增加，与此相对，漏磁通及各自与负载电流i1及i2成正比地增加。由此，在负载电流i1及i2恒定的情况下，式(6)及(7)表示芯20内的磁通(磁通量)与漏电感le1及le2成正比。下面，设想将负载电流i1及i2设为恒定而进行比较。磁通由芯20内的磁通密度b和芯20的有效截面积ae之积表示，因此芯20内的磁通密度b恒定的情况能够说是有效截面积ae和漏电感le1及le2成正比关系。

另外，通常来说，芯内的磁通密度无法超过最大磁通密度bmax。考虑这一点，在例如不改变芯的形状而减小尺寸的情况下，为了不改变芯内的磁通密度而减小芯的有效截面积，基于上述的正比关系，以减少有效截面积的比率减少漏电感即可。但是，如上所述，脉动电流和漏电感处于成反比的关系，因此如果为了减小芯的大小而减少漏电感，则脉动电流增大，这样进退两难。

因此，探寻在与耦合系数k为0时相比不使电感器的脉动电流增加的范围减小芯的大小的对策，因此在使用将漏电感设为恒定而使耦合系数变化的2个电感器的情况下，制图出表示脉动电流如何变化的图形。

从图7至13为止，是表示漏电感为1μh的情况下的耦合系数和脉动电流的关系的图形，从图14至20为止，是表示漏电感为2μh的情况下的耦合系数和脉动电流的关系的图形。各图的横轴表示耦合系数，纵轴表示脉动电流(app)。在图7、8、9、10、11、12及13各自和图14、15、16、17、18、19及20各自中，针对占空比为0.1、0.2、0.3、0.4、0.5、0.6及0.7的情况，示出脉动电流与耦合系数对应地变化的情形。该情况下的电源2的电压为48v，周期t为10μs(频率为100khz)。

通过从图7至20的任意者，都能掌握到耦合系数越大则脉动电流变得越小。着眼于这一点，举出漏电感为2μh的情况，为了对在使占空比变化时脉动电流如何变化进行评价，基于从图14至20为止记载的图形制图出1个图形。

图21是表示漏电感为2μh的情况下的占空比和脉动电流的关系的图形。图的横轴表示占空比，纵轴表示脉动电流(app)。图中的实线、虚线及单点划线分别表示耦合系数k为0.0、0.9及0.99时的脉动电流相对于占空比的变化特性。如上所述，耦合系数k越大则脉动电流变得越小的倾向是显而易见的，因此没有进行耦合系数k处于比0.0大、比0.9小的范围内时的制图。

如果采用其它见解，则图21所示的实线是使用漏电感(实际上相当于自感)为2μh、耦合系数k为0的2个第1电感器取得的、脉动电流相对于从0至1为止的范围的占空比的第1变化特性。另外，图21所示的虚线或单点划线是使用具有与第1电感器的自感相同大小的漏电感、使k接近－1的2个第2电感器取得的、脉动电流相对于从0至1为止的范围的占空比的第2变化特性。将这些变化特性遍及恒定范围的占空比而逐次比较，关于第2变化特性中的脉动电流相对于第1变化特性中的脉动电流，能够基于从图21读取的值对最低的减少率进行计算。

在该情况下，如上所述，可知脉动电流和漏电感处于成反比的关系、及在将芯内的磁通密度设为恒定而减少漏电感的情况下以减少的比率芯的有效截面积减少。根据这些，能够使通过以从图21读取而计算出的减少率减少第2电感器的漏电感而脉动电流增大的比率、和通过将k从0设为0.99而脉动电流减少的比率抵消。如上所述，能够在与耦合系数k为0时相比不使电感器的脉动电流增加的范围不改变芯内的磁通密度而减小芯的尺寸。

更具体地说，例如在图21中占空比从0.1变化至0.7的情况下，在将耦合系数k从0接近0.99时脉动电流减少的比率最小是占空比为0.1时，此时的减少率为0.55。换言之，在占空比为0.1时，通过将k从0设为0.99而脉动电流仅减少至0.45倍，在其它占空比下脉动电流更大幅地减少而变得比0.45倍小。由此，将漏电感减少至2μh的0.45倍即0.9μh，且将耦合系数k设为0.99，由此关于从0.1至0.7为止的范围的占空比，能够使得与k为0时相比不会使脉动电流增加。而且，将漏电感减少至0.45倍(减少率为0.55)，由此能够不改变芯内的磁通密度而将芯的尺寸(有效截面积)设为0.45倍。

接下来，说明减少漏电感、且将k从0设为0.99而引起的对脉动电流的影响。

图22是表示漏电感减少前后的占空比和脉动电流的关系的图形。图的横轴表示占空比，纵轴表示脉动电流(app)。图中的实线表示漏电感(漏l)为2μh、且k＝0时的脉动电流相对于占空比的变化特性。该实线与图21中的实线完全相同。另外，虚线表示漏电感为0.9μh、且k＝0.99时的脉动电流相对于占空比的变化特性。

由虚线表示的脉动电流，描绘出在占空比为0.5时成为大致0的极小，在0及0.5之间和0.5及1之间成为极大的曲线，与图3及4的情况相同。根据图22，在将漏电感从2μh减少至0.9μh，且将k从0设为0.99的情况下，至少在遍及从0.1至0.7为止的占空比的范围抑制脉动电流的增大。

接下来，对芯的尺寸减小的效果的确认结果进行说明。

图23是针对漏电感为0.9μh的情况下的耦合线圈实测出的芯的体积的图表。在这里，针对经由芯使2个电感器耦合而将漏电感设为0.9μh的耦合线圈a、b、c及d这4个种类，以使耦合系数分别成为0.78、0.86、0.96及0.98的方式试制，对芯的体积进行测定而实际确认了芯的尺寸的减小效果。

作为实测的结果，耦合线圈a、b、c及d各自的芯的体积为22cm³、24cm³、23cm³及21cm³。另一方面，关于成为比较的基准的漏电感为2.0μh、k＝0的基准耦合线圈，芯的体积为38cm³。根据这些结果，遍及k从0.78至0.98为止的较宽范围，可以说具有芯的尺寸充分地减小的效果。

最后，对使用耦合线圈a、b、c及d各自的情况下的脉动电流进行说明。

图24是表示使用基准耦合线圈的情况下的脉动电流的波形的图形，图25、26、27及28分别是表示使用耦合线圈a、b、c及d的情况下的脉动电流的波形的图形。各图的横轴表示时间(t)，纵轴表示电感器21或22的电流(a)。在从图24至28的各图中将成为横轴的基准的5μs的时间刻度和成为纵轴的基准的20a的电流刻度在各图中的适当的部位示出。测定条件为，输入电压为24v，输出电流大致为70a、频率为80khz、占空比为0.6。

在这里电流振幅的大小具有含义，因此在从图24至28的各图中，将各耦合线圈所包含的2个电感器的脉动电流的波形不区分而示出。在这些图中，掌握到2个脉动电流的波形的相位相互以π偏移。而且，能够确认到从图25至28的各图所示的脉动电流，被抑制为与图24所示的脉动电流同等或其以下。

此外，在本实施方式1中，使用图21，对将k从0接近0.99(实际为－0.99)时的脉动电流的减少率进行计算，但并不是必需要将k接近至0.99。如上述说明所述，k越接近1(实际上接近－1)则脉动电流减少的比率变得更大，这是显而易见的，脉动电流减少的比率越大则能够减小芯20的尺寸的比率变得越大。

如上所述，根据本实施方式1，控制部50a将电压变换电路1a的fet11及12交替地接通/断开，通过fet11及12将分别流过卷绕于芯20而相互将磁性彼此抵消的电感器21及22的电流进行通断，由此对输入至电压变换电路1a的电压进行变换而输出。电感器21及22的与漏电感le1及le2密切相关的耦合系数k处于0.99≥k≥0.78(实际上为－0.99≤k≤－0.78)的范围内。

即，在与2个电感器间的耦合系数k为0时相比不使电感器21及22的脉动电流增加的范围，与现有(在专利文献2中记载的－0.4＜k≤－0.1)相比能够使k接近－1，k越接近－1，则能够应用各自具有与k为0时的自感相比越小的漏电感le1及le2的电感器21及22。

因此，与漏电感le1及le2的减少相应地减小芯20的尺寸，同时能够减小卷绕有磁性抵消的电感器21及22的芯20的尺寸。

另外，根据实施方式1，将分别流过电感器21及22的电流以0.1≤d≤0.7的范围的占空比d进行通断。

因此，能够应对比现有(在专利文献1中记载的d＜0.5、或在专利文献2中记载的0.05≤d≤0.40)高的占空比，对于相同的输入电压而能够得到高输出电压。

并且，根据实施方式1，针对使用耦合系数k为0的2个第1电感器取得的、相对于从0至1为止的范围的占空比的脉动电流的第1变化特性、和使用具有与第1电感器的自感相同大小的漏电感且使k接近－1的2个第2电感器取得的、相对于从0至1为止的范围的占空比的脉动电流的第2变化特性，遍及从0.1至0.7为止的范围的占空比逐次进行比较，根据基于比较结果计算出的脉动电流的减少率，决定电感器21及22各自的漏电感le1及le2。

因此，通过使k接近－1而得到的脉动电流的减少率和通过减少漏电感le1及le2而得到的脉动电流的增加率被抵消，因此能够与漏电感le1及le2的减少相应地减小芯20的尺寸。

另外，根据实施方式1，将第1及第2变化特性遍及从0.1至0.7为止的范围的占空比逐次比较，关于第2变化特性中的脉动电流相对于第1变化特性中的脉动电流，对最低的减少率(＝0.45)进行计算，以计算出的减少率减少第2电感器的漏电感的大小，将减少大小后的漏电感决定为电感器21及22各自的漏电感le1及le2。

因此，由于针对从0.1至0.7为止的范围的占空比而能对保证最坏情形下的脉动电流的减少率进行计算，因此在以相同的减少率减少第2电感器的漏电感的大小而决定为电感器21及22各自的漏电感le1及le2的情况下，能够使得相对于从0.1至0.7为止的范围的占空比的脉动电流不超过使用2个第1电感器时的脉动电流。

(实施方式2)

实施方式1是通过电压变换电路1a将电源2的电压降压的方式，与此相对，实施方式2是通过电压变换电路将电源2的电压升压的方式。

图29是表示实施方式2所涉及的电压变换装置的结构例的框图。电压变换装置具有：电压变换电路1b，其对从外部的电源2供给的电压进行升压而供给至外部的负载3；以及控制部50b，其对通过该电压变换电路1b实现的电压的变换进行控制。在电源2及负载3分别与电容器31及32并联连接。

电压变换电路1b具有：电感器21及22，它们卷绕于芯20而将通过来自电源2的电流产生的磁性彼此抵消；以及fet11及12，它们将从电源2分别流过电感器21及22的电流进行通断。电感器21及22的一端与电源2的正极侧连接。电感器21的另一端与fet11的漏极及二极管41的阳极连接。电感器22的另一端与fet12的漏极及二极管42的阳极连接。fet11及12的栅极与控制部50b连接。二极管41及42的阴极与负载3的一端连接。电源2的负极侧、fet11及12的源极和负载3的另一端与共通的接地电位连接。

控制部50b向fet11及12各自的栅极赋予相位相差π的驱动信号，由此将fet11及12交替地接通/断开。除此以外，在与实施方式1相对应的部位标注相同的标号而省略其说明。

说明在上述的结构中流过电感器21及22的脉动电流(下面，只要不产生混乱，则简称为脉动电流)。

图30是表示实施方式2所涉及的电压变换装置中的fet11及12的驱动信号和流过各部的电流的定时关系的时序图。图6所示的6个时序图都是将同一时间轴(t)设为横轴，从图的上层起依次示出fet11的驱动信号、fet12的驱动信号、流过电感器21的电流、流过电感器22的电流、二极管41的正向电流、及二极管42的正向电流。分别流过电感器21及22的电流的变动成分为脉动电流。控制部50b将fet11及12及22各自接通的占空比(下面，只要不产生混乱，则称为占空比)，作为例子而大致为30％。

各信号及各电流的周期为t。在最初的1个周期将fet11及12的驱动信号上升的时刻分别设为t0及t2，将驱动信号下降的时刻分别设为t1及t3。将从时刻t0起1个周期后的时刻设为t4。fet11及12的驱动信号相互相位以π偏移。即，从时刻t0至时刻t2为止的时间相当于t/2。

在从时刻t0至t1为止的期间，fet11接通，电流从电源2流向电感器21。该期间，从电源2向电感器21注入能量，因此电感器21的电流增加。一个fet12断开，但以将流过电感器21的电流抵消的方式在电感器22感应产生电流，因此电感器22的电流随着时间的经过而增加。该电流经由二极管42而流向电容器32及负载3。

在从时刻t1至t2为止的期间，fet11断开，流过电感器21的电流经由二极管41和电容器32及负载3而回流。另外，流过电感器22的电流依然经由二极管42而流过电容器32及负载3。该期间，不从电源2向电感器21及22注入能量，因此电感器21及22的电流都减少。

在从时刻t2至t3为止的期间，fet12接通而电流从电源2流向电感器22。在该期间流过电感器22的电流的增加量，与从时刻t0至t1为止的期间的电感器21的电流的增加量同等。一个fet11断开，但以将流过电感器22的电流抵消的方式在电感器21感应产生电流，因此电感器21的电流随着时间的经过而增加。该电流经由二极管41而流向电容器32及负载3。

在时刻t3至t4为止的期间，fet12断开，流过电感器22的电流经由二极管42和电容器32及负载3而回流。另外，流过电感器21的电流依然经由二极管41而流向电容器32及负载3。该期间，不会从电源2向电感器21及22注入能量，因此电感器21及22的电流均减少。时刻t4以后的周期中的各信号及各电流的变化与从时刻t0至t4为止的周期中的情况相同。

在这里，如果设想为没有电感器21及22间的磁耦合的情况、即电感器21及22间的耦合系数k为0的情况，则在从时刻t0至t1为止之间流过电感器21的电流的增加量δil，由下面的式(8)表示。在从时刻t1至t4为止之间流过电感器21的电流的减少量，绝对值与式(8)相同而符号不同。

δil＝(vin/l1)d·t··················(8)

其中，vin：电压变换电路1b的输入电压(＝电源2的电压)

l1：电感器21的自感

d：控制部50b将fet11接通的占空比

t：fet11的驱动信号的周期

根据式(8)，表示电感器21的脉动电流与自感l1成反比，且与占空比成正比。

另一方面，在电感器21及22间的耦合系数k处于0＜k＜1的范围内的情况下，电感器21的电感成分中的、与式(8)中的自感l1进行置换而作为扼流线圈起作用的成分是漏电感le1(参照图6)。下面，将电感器21、22或取代其的2个电感器所涉及的漏电感简称为漏电感。将式(8)的自感l1置换为相同大小的漏电感le1的情况下的电感器21的脉动电流如图30所示，与k＝0的情况相比以小幅度反复增减，因此容易推察出与k＝0的情况相比变小。

特别地在使k无限接近1的情况下，在占空比为0.5时，在fet11接通的期间中流过电感器21的电流和在fet11断开的期间中通过fet12在电感器21感应产生的电流变得一致，因此电感器21的脉动电流无限变小。

本实施方式2中，与实施方式1的情况同样地，脉动电流和漏电感成反比的关系，这是显而易见的。另外，在芯内的磁通密度恒定的情况下，芯的有效截面积和漏电感成正比关系也是同样的。省略图示，将漏电感设为恒定而使耦合系数k越接近1则脉动电流越减少，与实施方式1的情况相同。

因此，与实施方式1的图21同样地，关于漏电感恒定、耦合系数k分别为0及0.99的情况，对表示相对于从0至1为止的范围的占空比的脉动电流的第1及第2变化特性的图形进行制图。对制图出的第1及第2变化特性的图形遍及从0.1至0.7为止的范围的占空比进行逐次比较，能够通过基于比较结果计算出的脉动电流的减少率，决定电感器21及22各自的漏电感le1及le2。

因此，通过使k接近－1而得到的脉动电流的减少率和通过减少漏电感le1及le2而得到的脉动电流的增加率被抵消，因此能够与漏电感le1及le2的减少相应地减小芯20的尺寸。

此外，在实施方式1(或2)中，仅具有1个电压变换电路1a(或1b)，但电压变换电路1a(或1b)的数量并不限定于1个，可以具有n个(n为大于或等于2的自然数)而并联连接。

在具有n个电压变换电路1a(或1b)的情况下，控制部50a(或50b)将n个电压变换电路1a(或1b)各自所包含的fet11及12以相位差π交替地接通/断开，并且对于fet11及12的任意者以π/n为单位相差的相位接通/断开。

即，n个电压变换电路1a(或1b)所包含的fet11及12全部以2π/n为单位相差的相位接通/断开。

因此，能够将通断损耗均等地分散于n个电压变换电路1a(或1b)，并且能够将输出所包含的脉动电流减少至1/n。

(变形例)

实施方式1及2是使用ei型的芯20的方式，与此相对，变形例是使用ee型的芯的方式。图31是示意地表示变形例所涉及的电压变换装置的ee型芯600的正视图，图32是示意地表示嵌入有电感器21、22的e型芯60的俯视图。另外，图33是表示将电感器21、22嵌入而对ee型芯600进行组装的方法的说明图。

ee型芯600具备2个e型芯60，它们具有菱形状的平板部60d和从该平板部60d的一面向垂直方向凸出的外脚部60a、60c及中央脚部60b。一个e型芯60的外脚部60a、60c分别与另一个e型芯60的外脚部60a、60c对接。各e型芯60的中央脚部60b的长度比外脚部60a、60c的长度短。由此，在组装的ee型芯600中，2个e型芯60、60各自的中央脚部60b、60b经由间隙601而相对。

各e型芯60的外脚部60a、60c成为圆柱状，外脚部60a、60c的与轴向交差的方向的直径与电感器21、22的卷绕直径的内径相比稍微小。中央脚部60b在俯视观察时成为宽幅的i字状，在与电感器21、22的外周侧相对的部位具有缩径部。

参照图33，电感器21、22各自是刚性高的平角线将厚度方向设为轴而以大约2.5砸在同方向卷绕而形成的，沿由虚线的箭头表示的卷绕轴的方向嵌入至一个e型芯60的外脚部60a、60c。此后，将上下方向倒置的另一个e型芯60叠加于上述一个e型芯上。此时，如上所述，外脚部60a彼此及外脚部60c彼此对接。在如上所述组装的ee型芯600应用于电压变换装置的情况下，在电感器21、22中，在例如由实线的箭头表示的方向流过绕组电流。

如上所述根据本变形例，将ee型芯600分为2个e型芯60而制造，由此能够将模具设为1个即可。另外，将外脚部60a、60c设为圆柱状，并且在中央脚部60b设置缩径部，由此能够减小电感器21、22各自的内周侧和外脚部60a、60c之间、及电感器21、22各自的外周侧和中央脚部60b之间的多余的间隙。如上所述，能够减少嵌入有电感器21、22的ee型芯600整体的空隙率，因此能够在将有效截面积保持为恒定的状态下，减小ee型芯600的芯尺寸(体积)。此外，在这里所说的空隙率表示的是，在由图31所示的ee型芯600的高度和在图32中包含由虚线表示的电感器21、22的ee型芯600的宽度及进深之积决定的长方体的体积中，间隙所占的比率。

标号的说明

1a、1b电压变换电路

11、12、13、14fet

20芯

20a、20b、20c脚部

21、22电感器

31、32电容器

41、42二极管

50a、50b控制部

600ee型芯

601间隙

60e型芯

60a、60c外脚部

60b中央脚部

60d平板部

2电源

3负载