同步桥式整流器，同步桥式整流器的操作方法及其组件与流程

本申请要求于2017年7月2日提交的美国临时申请号62/528,118的优先权，其全部内容通过引用并入本文。

本发明涉及桥式整流器技术领域，并且更具体地，本发明涉及同步桥式整流器，操作同步桥式整流器的方法以及同步桥式整流器的组件。

背景技术：

桥式整流器将交流(ac)信号转换为直流(dc)信号。此过程也称为“整流”。桥式整流器通常用于从正弦ac电源接收电力并提供电压调节的dc输出的离线电源，该电压调节的dc输出可用于为负载供电，例如电子设备。尽管这样的电源通常对整流的dc信号执行后续处理和变换，但桥式整流器执行将ac信号转换为dc信号的基本功能。

图1示出了现有技术的桥式整流器电路。如图1所示，第一二极管d1的阴极耦合到第二二极管d2的阴极。第二二极管d2的阳极耦合到第三二极管d3的阴极。第三二极管d3的阳极耦合到第四二极管d4的阳极。第四二极管d4的阴极耦合到第一二极管d1的阳极。第一二极管d1的阳极与第四二极管d4的阴极之间的节点为ac电源提供第一输入端子，而第二二极管d2的阳极与第三二极管d3的阴极之间的节点为ac电源提供第二输入端子。第一二极管d1的阴极与第二二极管d2的阴极之间的节点提供用于dc信号的第一输出端子，而第三二极管d3的阳极与第四二极管d4的阳极之间的节点提供用于dc信号的第二输出端子。ac输入信号vac被施加到输入端子两端，以在输出端子两端产生整流的dc输出信号vdc。

图2示出了ac正弦波输入信号vac和整流的dc输出信号vdc。如图2所示，ac输入信号vac在零伏电平以上和以下交错。产生的脉动dc输出信号vdc保持在零伏电平以上。图1和图2所示的整流器是全波整流器，这意味着高于和低于零伏电平的ac输入信号的正的和负的部分被转换到输出。其他类型的整流器包括半波整流器，其中ac输入的正半或负半被传递到输出，而另一半被阻塞。

在整流器中使用二极管使得设计相对简单，然而，二极管两端的电压降(约0.7伏特)产生热量并降低效率。因此，需要改进的桥式整流器。

技术实现要素：

本发明提供了一种同步桥式整流器，同步桥式整流器的操作方法以及同步桥式整流器的组件。在一个实施例中，同步桥式整流器包括多个同步开关元件(例如，场效应晶体管)和多个控制器电路，一个控制器电路用于同步开关元件中的一个。每个控制器电路被配置为感测对应的同步开关元件两端的电压，以控制同步开关元件的打开和闭合，从而整流交流输入信号以形成直流输出信号。控制器电路优选地独立于其他控制器操作，而没有集中控制。

附图说明

参考其特定的示例性实施例描述本发明，并且相应地参考附图，其中：

图1示出了现有技术的二极管桥式整流器电路；

图2示出了交流正弦波电压信号和全波整流的正弦波电压信号；

图3示出了根据本发明实施例的同步桥式整流器；

图4示出了根据本发明实施例的用于同步桥式整流器的开关单元的控制电路；

图5示出了根据本发明实施例的开关功率转换器；

图6示出了根据本发明实施例的用于开关单元的电源；

图7示出了根据本发明实施例的用于同步桥式整流器的开关单元的控制电路的替代实施例；

图8a-8b示出了根据本发明实施例的用于同步桥式整流器的集成电路封装；

图9示出了根据本发明实施例的用于同步桥式整流器的替代集成电路封装；以及

图10示出了根据本发明的替代实施例的用于同步桥式整流器的替代集成电路封装。

具体实施方式

根据本发明的实施例，提供了一种同步桥式整流器，其中同步开关元件是场效应晶体管(fet或mosfet或nmosfet)。各fet是由自己的控制器电路来控制，该控制器电路感测fet的漏极和源极两端的电压，并且响应于所感测的电压来控制fet的栅极，以使fet在适当的时间接通和关断，从而整流ac电源的交流(ac)输入信号以形成直流dc输出信号。

每个控制器电路优选地实施为配备有电源的集成电路(ic)，用于从ac输入信号向其供电。耦合到每个控制器电路的电容器用作能量储存器，以在控制器电路的电源不能从ac输入信号获得电力时向控制器电路提供电力。

每个控制器电路优选的具有确切地四个端子，包括配置为控制对应fet的栅极的栅极端子、对应于相应的fet的漏极的漏极端子、对应于相应的fet的源极的源极端子和供电端子。控制器被配置为感测相应fet的漏极和源极两端的电压，用于控制fet的开关。控制器还被配置为从ac输入信号获得用于为控制器电路供电的电力。当ac电源不可供控制器电路的电源使用时，供电端子被耦合到电容器，该电容器提供用于向控制器电路供电的能量存储。

每个控制器可以包括第一比较器，该第一比较器被配置为将表示第一场效应晶体管的漏极至源极的感测信号与用于使第一场效应晶体管关断的第一参考电压电平进行比较。每个控制器还可以包括第二比较器，该第二比较器被配置为将表示第一场效应晶体管的漏极至源极电压的感测信号与用于使第一场效应晶体管接通的第二参考电压电平进行比较。如本文所述，可以提供额外的控制器组件。

控制器电路、fet和电容器的组合在本文被称为“开关单元”。这样的开关单元也可以被称为“理想二极管”。当组合时，控制器电路、其相应的fet和电容器优选具有确切地两个端子，即漏极和源极端子，使得每个开关单元也具有确切地这样相同的两个端子。据此，本发明的实施例还提供了可用于桥式整流器以及其他二极管应用中的二极管替代品。这种开关单元可以并联使用以增加其电流处理能力。例如，可以并联采用两个桥式整流器电路来向大容量电源提供整流的电流。

在全波桥式整流器的一个实施例中，提供四个控制器电路，每个控制器电路具有相应的fet和电容器。尽管以全桥配置连接，但这四个开关单元中的每一个都可以与其他开关单元相同。每个开关单元优选独立于其他开关单元来操作而没有集中控制；然而，每个开关单元的操作与ac输入信号同步，并且因此所有开关单元的操作被同步以执行ac输入信号的整流。

由于控制器各自具有电源，因此不需要集中式的或外部的电源。而且，由于没有集中式的或外部的电源，因此不需要共同的接地节点。反而，每个开关单元都有自己的公共参考电压，该参考电压对应于fet的源极端子。因此，不需要高侧驱动器(高侧驱动器是能够驱动fet栅极的控制电路，该fet的源极端子与控制电路没有参考相同的接地)。

在一个实施例中，提供了一种桥式整流器集成电路(ic)封装。这种ic封装可以包括四个控制器电路，每个控制电路具有相应的fet和电容器。因此，该封装包括四个控制器电路、四个fet和四个电容器。该封装可以具有确切地四个端子，包括两个ac输入端子和两个dc输出端子。在可选实施例中，ic封装可以包括两个控制器电路，每个控制器电路具有相应的fet和电容器。在这种情况下，每个ic封装可以具有确切地三个端子。可以组合两个这样的ic封装以形成具有两个ac输入端子和两个dc输出端子的桥式整流器。

图3示出了根据本发明实施例的同步桥式整流器100。图3示出了具有四个同步开关单元102、104、106和108的全波桥式整流器装置。第一开关单元102具有控制器u1、fetm1和电容器c1。fetm1的漏极端子耦合到控制器u1的漏极端子。fetm1的源极端子耦合到控制器u1的源极端子。fetm1包括体二极管dm1，该体二极管的阴极耦合到fetm1的漏极，并且体二极管的阳极耦合到fetm1的源极。fetm1的栅极端子耦合到控制器u1的栅极端子。控制器u1的供电端子耦合到电容器c1的第一端子。电容器c1的第二端子耦合到控制器u1的源极端子并耦合到fetm1的源极端子。开关单元102具有与fetm1和控制器u1的漏极和源极端子相对应的漏极和源极端子。

第二开关单元104具有控制器u2、fetm2和电容器c2。fetm2的漏极端子耦合至控制器u2的漏极端子。fetm2的源极端子耦合到控制器u2的源极端子。fetm2包括体二极管dm2，该体二极管的阴极耦合到fetm2的漏极，并且该体二极管的阳极耦合到fetm2的源极。fetm2的栅极端子耦合到控制器u2的栅极端子。控制器u2的供电端子耦合到电容器c2的第一端子。电容器c2的第二端子耦合到控制器u2的源极端子并耦合到fetm2的源极端子。开关单元104具有与fetm2和控制器u2的漏极和源极端子相对应的漏极和源极端子。

第三开关单元106具有控制器u3、fetm3和电容器c3。fetm3的漏极端子耦合到控制器u3的漏极端子。fetm3的源极端子耦合到控制器u3的源极端子。fetm3包括体二极管dm3，该体二极管的阴极耦合到fetm3的漏极，并且体二极管的阳极耦合到fetm3的源极。fetm3的栅极端子耦合到控制器u3的栅极端子。控制器u3的供电端子耦合到电容器c3的第一端子。电容器c3的第二端子耦合到控制器u3的源极端子并耦合到fetm3的源极端子。开关单元106具有与fetm3和控制器u3的漏极和源极端子相对应的漏极和源极端子。

第四开关单元108具有控制器u4、fetm4和电容器c4。fetm4的漏极端子耦合到控制器u4的漏极端子。fetm4的源极端子耦合到控制器u4的源极端子。fetm4包括体二极管dm4，该体二极管的阴极耦合到fetm4的漏极，并且该体二极管的阳极耦合到fetm4的源极。fetm4的栅极端子耦合到控制器u4的栅极端子。控制器u4的供电端子耦合到电容器c4的第一端子。电容器c4的第二端子耦合到控制器u4的源极端子并耦合到fetm4的源极端子。开关单元108具有与fetm4和控制器u4的漏极和源极端子相对应的漏极和源极端子。

开关单元102的源极端子耦合到开关单元108的漏极端子。该节点为ac源提供第一输入端子。开关单元102的漏极端子耦合到开关单元104的漏极端子。该节点提供用于dc输出的第一输出端子。开关单元104的源极端子耦合到开关单元106的漏极端子。该节点为ac源提供第二输入端子。开关单元106的源极端子耦合到开关单元108的源极端子。该节点提供用于dc输出的第二输出端子。当ac输入信号vac被施加在整流器100的输入端子两端时，在整流器100的输出端子上形成整流的dc输出信号vdc。

图4示出了根据本发明实施例的用于同步桥式整流器的控制电路200。控制电路200可以用来代替图3所示的控制电路u1-u4中的每一个。如图4所示，控制电路200具有vcc电源202、感测电阻器rsense、二极管d5、第一比较器204、第二比较器206、单稳态触发器(oneshot)208、触发器(flip-flip)210、驱动器212以及参考电压vref1和vref2。

控制电路200的漏极端子耦合到电阻器rsense的第一端子并耦合到vcc电源202的第一端子。电阻器rsense的第二端子耦合到二极管d5的阳极并且耦合到比较器204和206中每一个的第一输入端。电压感测信号vsense在电阻器rsense和二极管d5之间的节点处产生。vcc电源202的第二端和二极管d5的阴极耦合到控制电路200的供电端子。控制电路200外部的电容器(该外部电容器未在图4中示出，而是在图3示出为c1，c2，c3或c4)耦合在控制电路200的供电端子和源极端子之间。

控制器电路200被配置为在控制器电路200的漏极端子处从ac电源vac接收电流。该电流流过电阻器rsense和二极管d5以对外部电容器(c1、c2、c3或c4)充电。此外，来自漏极端子的电流在vcc电源202的第一端子处被接收并由vcc电源202使用以在vcc电源的第二端子处产生调节的输出电压vcc，该调节的输出电压调节外部电容器上的电压电平并且为控制器电路200的组件产生电力。

更具体地，vcc电源电压被耦合以向第一比较器204、第二比较器206、单稳态触发器208、触发器210、驱动器212的vcc供电端子提供电力。参考电压vref1和vref2可以从供电端子的电压电平获得。第一比较器204、第二比较器206、单稳态触发器208、触发器210、驱动器212以及参考电压vref1和vref2中的每一个的接地端子耦合到控制电路200的源极端子。源极端子用作控制电路200的公共(接地)节点。

电压感测信号vsense的电平表示相应的fet(m1、m2、m3或m4)的漏极至源极的电压(vds)。fet的漏极至源极的电压表示ac电源信号vac以及通过fet的漏极至源极的电流的电平。更具体地，信号vsense表示vac的瞬时电平，并因此表示在每个时刻ac电源的重复周期中的点。由于fet具有漏极至源极的电阻(rds)，所以信号vsense也表示通过fet的电流的电平。信号vsense被施加到比较器204的第一输入端子(例如，非反相输入)以及比较器206的第一输入端子(例如，反相输入)。比较器204的第二输入端子接收第一参考电压vref1，而比较器206的第二输入端子接收第二参考电压vref2。第一参考电压vref1例如可以是-5mv，而第二参考电压vref2例如可以是-100mv。因此，第一参考电压vref1高于第二参考电压vref2。

如下文执行同步整流。当vac的电平高于零时，位于u1(图3)位置的控制器200接通fetm1，使其导通(on)。处于u3位置处的控制器200也接通fetm3，使其导通(on)，而处于u2和u4位置处的控制器200关断fetm2和m4，使它们非导通(off)。这导致电压vac传递到输出vdc而不反转其极性。

相反地，当vac的电平低于零时，位于u1(图3)位置处的控制器200关断fetm1，使其非导通(off)。位于u3位置处的控制器200也关断fetm3以使其非导通(off)，而位于u2和u4位置处的控制器200接通fetm2和m4以使它们导通(on)。这导致电压vac以极性相反的方式传递到输出vdc。对于输入信号vac的每个周期重复这样的循环，从而形成整流的dc信号vdc。

以上是根据下面的同步开关周期完成的。当vac的电平高于零时，fetm1和m3导通(电流从源极流向漏极)，并且fetm2和m4截止。在这些条件下，fetm1和m3两端的漏极至源极电压为负，并且用于控制器u1和u3的vsense电平也为负。而且，fetm2和m4两端的漏极至源极电压是正的，并且用于控制器u2和u4的vsense的电平也是正的。

然后，随着vac的电平降低使得其接近零电压电平，fetm1和m3两端的漏极至源极电压开始从负变为正(vds正在上升)。这导致用于控制器u1和u3的vsense电平上升。一旦控制器u1和u3中的每一个的vsense的电平上升到vref1以上，这就触发u1和u3的比较器204，然后u1和u3的比较器204复位触发器210并且经由驱动器212关断fetm1和m3。

同时，随着vac的电平降低使其接近零电压电平，fetm2和m4两端的漏极至源极电压开始从正转变为负(vds正在下降)。这导致用于控制器u2和u4中的每一个的vsense电平下降。一旦vsense的电平下降到vref2以下，则u2和u4的比较器206触发单稳态触发器208以设置触发器210，触发器210经由驱动器212接通fetm2和m4。

单稳态触发器208中的每一个用于产生足以设置触发器210的脉冲，尽管单稳态触发器208的输出然后将变为逻辑低电压，即使比较器206的输出保持逻辑高电压。这可以防止fet在ac电源vac的每周期接通一次以上。

当vac的电平保持在零以下时，fetm2和m4导通(电流从源极流向漏极)并且fetm1和m3截止。在这些条件下，fetm2和m4两端的漏极至源极电压是负的，并且用于控制器u2和u4的vsense的电平也是负的。而且，fetm1和m3两端的漏极至源极电压是正的，并且用于控制器u1和u3的vsense的电平也是正的。

然后，随着vac的电平上升使其接近零电压电平，fetm2和m4两端的漏极至源极电压开始从负变为正(vds正在上升)。这导致用于控制器u2和u4的vsense电平上升。一旦控制器u2和u4中的每一个的vsense的电平上升到vref1以上，这就触发u2和u4的比较器204，然后u2和u4的比较器204重置触发器210并且经由驱动器212关断fetm2和m4。

同时，随着vac的电平上升使其接近零电压电平，fetm1和m3两端的漏极至源极电压开始从正变为负(vds正在下降)。这导致控制器u1和u3的每一个的vsense的电平下降。一旦vsense的电平下降到vref2以下，u1和u3的比较器206则触发单稳态触发器208以设置触发器210，触发器210经由驱动器212接通fetm1和m3。

对于输入电压vac的每个周期重复上述的同步开关周期。

由于比较器204和206以不同的vsense电平被激活从而接通和关断fetm1、m2、m3和m4，因此这防止了任何相邻的fet在相同的时间导通，而这将导致击穿或短路。尽管控制器u1、u2、u3和u4全部独立操作。

如本文所解释的，每个控制器电路200优选地配备有用于从ac电源向其供电的电源202。耦合到每个控制器电路的电容器(电容器c1、c2、c3和c4)用作控制器电路200的能量存储器。当fetm1、m2、m3和m4中相应的一个的漏极至源极电压为正时，则fet被关断并且电源202为电容器(c1、c2、c3和c4)中相应的一个充电。通过感测电阻器rsense的电流还可以为相应的一个电容器(c1、c2、c3和c4)充电。从输入ac电源vac获得用于为电容器c1、c2、c3和c4充电的电流。当fetm1、m2、m3和m4中相应的一个的漏极至源极电压为负时，该fet被接通。在这种情况下，ac电源无法为相应的一个电容器(c1、c2、c3和c4)充电。这是因为vac的极性与电容器上的电压相反。同样在这种情况下，电容器上的电荷被用于为控制器200供电，直到vac改变极性并再次变得可用于对电容器充电。因此，当控制器电路的电源不能从ac输入信号获得电力时，耦合到每个控制器电路200的电容器用作能量存储器以向控制器电路200提供电力。由于控制器200仅使用少量的能量并且电容器需要用作存储器的持续时间短(例如，对于50hzac电源为8-10毫秒)，所以电容器可以很小(例如，大约10-20nf)。vcc的电平优选地保持在大约15到20伏直流电之间，其可以根据存储器电容器的尺寸和vac的每个周期期间的放电速率而变化。

图5示出了根据本发明实施例的开关功率转换器300。如图5所示，开关功率转换器300被配置为从ac电源vac接收功率。转换器300的第一输入端子耦合到保险丝f1的第一端子。保险丝f1的第二端子耦合到电磁干扰(emi)滤波器302的第一输入端子。转换器300的第二输入端子耦合到emi滤波器302的第二输入端子。emi滤波器302的第一输出端子耦合到同步整流器100的第一ac输入端子。emi滤波器302的第二输出端子耦合到同步整流器100的第二ac输入端子。

同步整流器100的第一dc输出端子耦合到电感器l1的第一端子。并且耦合到电容器cin的第一端子。电感器l1的第二端子耦合到二极管d6的阳极并耦合到晶体管q1的漏极端子。二极管d6的阴极耦合到电容器cout的第一端子并耦合到转换器300的输出端子。同步整流器100的第二dc输出端子、电容器cin的第二端子、电容器cout的第二端子、以及晶体管q1的源极端子耦合到接地节点。转换器300被配置为通过使用频率调制(fm)或脉宽调制(pwm)来接通和关断晶体管q1来向负载提供调节的dc输出电压vout。

虽然图5中示出了升压转换器，但是本发明可以用于需要桥式整流器的任何类型的功率转换器或电源，诸如降压转换器、降压-升压转换器、谐振转换器、开关电源的功率因数校正装置等等。而且，尽管在图3和5中示出了全桥整流器，但显而易见的是，本发明的开关单元可以用于其他类型的整流器，诸如半桥整流器。在其他情况下，本发明的开关单元也可以用来代替二极管或其他类型的整流器。

如本文所解释的，控制器u1、u2、u3和u4中的每一个的vsense的电平表示vac的瞬时电平，并且还表示经过相应的fetm1、m2、m3和m4的电流的电平。这是因为每个fet具有影响漏极至源极电压电平(vds)的漏极至源极电阻(rds)。当用于电源(如图5所示的一个电源)时，负载的功率要求可随时间而改变。响应于这种变化的负载要求，经过fetm1、m2、m3和m4的电流的电平也可以改变。在一些情况下，在负载较轻或暂时停止汲取功率的情况下，fetm1、m2、m3和m4中的电流电平可能足够低，以致vsense的电平不会触发比较器206以接通fetm1、m2、m3和m4。在这种情况下，桥式整流器100将fetm1、m2、m3和m4保持在关断状态，从而节约能量，直到电流需求充分上升的时候，使得fet再次恢复同步整流为止。

图6示出了根据本发明实施例的用于开关单元102、104、106和108的控制器200的电源202。如图6所示，耗尽型mosfetm5(例如800伏超高电压(uhv)nmosfet)的漏极端子耦合到控制器200的漏极端子。m5的源极端子和栅极端子彼此耦合并耦合到二极管d7的阳极。二极管d7的阴极耦合到控制器200的供电端子。m5的本体端子耦合到控制器的源极端子。当相应的一个fetm1、m2、m3和m4的漏极至源极电压为正时，相应控制器200的电源202有效；在这些情况下，电源202向控制器200的组件供应电力，并且对相应的一个外部电容器c1、c2、c3和c4充电。当相应的一个fetm1、m2、m3和m4的漏极至源极电压为负时，电源202是无效的，并且控制器200反而从相应的一个外部电容器c1、c2、c3和c4汲取电力。电阻器rsense也可以实现为耗尽型mosfet。电阻器rsense和电源202可以被组合并且被实现为单个组件。

图7示出了根据本发明实施例的用于同步桥式整流器的开关单元的控制电路250的替代实施例。该实施例采用单个耗尽型mosfet来执行图4的rsense和电源202的功能，即图7所示的fetm6。可以使用图7的控制电路250来代替图3所示的控制电路u1-u4中的每一个。如图7所示，控制电路250包括fetm6、二极管d8、第一比较器254、第二比较器256、电容器c10、逻辑258、开关s1和s2、电流源i1和i2、以及参考电压vref1和vref2。fetm6优选为耗尽型、800伏特、超高电压(uhv)nmosfet。

如图7所示，fetm6使其漏极端子耦合到控制器250的漏极端子。fetm6的源极端子耦合到二极管d8的阳极以及耦合到比较器254和256中的每一个的第一输入端子。在fetm6的源极端子和二极管d8之间的节点处产生电压感测信号vsense。fetm6的栅极端子和二极管d8的阴极耦合到控制电路250的供电端子。控制电路250外部的电容器(该外部电容器在图7中未示出，而是在图3中示出为c1、c2、c3或c4)耦合在控制电路250的供电端子和源极端子之间。

控制器电路200被配置为在控制器电路250的漏极处从ac电源vac接收电流。该电流流过fetm6和二极管d8以对外部电容器(c1、c2、c3或c4)充电，该外部电容器为控制器电路250的组件提供电力。此外，fetm6将外部电容器上的电压电平调节为大约15-20伏dc。

vcc电源电压被耦合以向第一比较器254、第二比较器256和逻辑258的vcc供电端子提供电力。参考电压vref1和vref2以及电流源i1和i2可以从vcc电源电压获得。第一比较器254、第二比较器256、逻辑258和参考电压vref1和vref2中的每一个的接地端子耦合到控制电路250的源极端子。该源极端子用作控制电路250的公共(接地)节点。

电压感测信号vsense的电平表示相应fet(m1、m2、m3或m4)的漏极至源极电压(vds)。fet(m1、m2、m3或m4)的漏极至源极电压表示ac电源信号vac以及通过fet(m1、m2、m3或m4)的漏极至源极电流的电平。更具体地，vsense信号表示vac的瞬时电平，并因此表示在每个时刻ac电源的重复周期中的点。由于fet具有漏极至源极电阻(rds)，所以信号vsense也表示通过fet(m1、m2、m3或m4)的电流的电平。信号vsense被施加到比较器254的第一输入端子(例如，反相输入)并被施加到比较器256的第一输入端子(例如，非反相输入)。比较器254的第二输入端子接收第一参考电压vref1，而比较器256的第二输入端子接收第二参考电压vref2。第一参考电压vref1例如可以是-100mv，而第二参考电压vref2例如可以是-1mv。因此，第一参考电压vref1低于第二参考电压vref2。在一个实施例中，vref2的电平是可调节的，用于控制电路250的微调操作，例如通过激光微调。

同步整流执行如下。当vac的电平大于零时，位于u1(图3)位置的控制器250接通fetm1，使其导通(on)。位于u3位置的控制器250也接通fetm3，使其导通(on)，而位于u2和u4位置的控制器250关断fetm2和m4，使它们非导通(off)。这导致电压vac传递到输出vdc而不反转其极性。

相反，当vac的电平低于零时，位于u1(图3)位置的控制器250关断fetm1，使其非导通(off)。位于u3位置的控制器200也关断fetm3，使其非导通(off)，而位于u2和u4位置的控制器250接通fetm2和m4，使它们导通(on)。这导致电压vac以极性相反的方式传递到输出vdc。对于输入信号vac的每个周期重复这种循环，从而形成整流的dc信号vdc。

上述是根据以下同步开关周期来完成的。当施加到控制器250的漏极至源极电压vds为正时，mosfet(m1、m2、m3或m4)断开(非导通)。在这些条件下，vds的电平基本上等于瞬时输入电压vac。而且，fetm6用电流充电vcc，直到vcc达到其最大调节电平(例如，20伏dc)，此时fetm6停止充电vcc。因此，fetm6调节vcc。而且，在这些条件下，vsense的电平为正，这导致比较器254和256以及逻辑258将开关s2保持接通并且将开关s1关断。当开关s2接通时，电流源i2放电mosfet(m1、m2、m3或m4)的栅极，从而降低栅极电压并保持mosfet关断。

然后，随着施加到控制电路250的漏极至源极电压vds下降，由于输入vac的瞬时电平下降，跟随vds的vsense的电平也下降。当vds下降到vcc的电平以下时，mosfetm6有效地将控制器250的漏极端子和vsense一起短路(虽然mosfetm6的导通电阻rds可以约为400欧姆)，并且二极管d8防止vcc通过控制电路250的漏极端子放电。因此，不需要高电压感测电阻器(如在图4中rsense的情况)。因此，vsense节点处的频率极点是高频率，因此该节点不需要频率补偿。

然后，当施加到控制电路250的漏极至源极电压vds下降到零伏以下时，vsense的电平达到由vref2设置的阈值(例如，-1mv)，这导致比较器256激活逻辑258以打开开关s2，使得开关s2断开。此时，s1和s2都打开(断开)，使得控制器250的栅极端子的电平相对于控制器250的源极端子浮置并保持在大约零伏特。

然后，随着施加到控制电路250的漏极至源极电压vds继续下降，并且在mosfet(m1、m2、m3或m4)的体二极管接通之前，vsense的电平达到由vref1(例如，-100mv)设置的“导通”阈值，这导致比较器254激活逻辑258以闭合开关s1。电容器c10在vsense达到“导通”阈值的时间与开关s1的闭合之间引起延迟。该延迟(例如200微秒)防止相邻的mosfet(m1、m2、m3或m4)的击穿。当开关s1闭合时，这开始经由控制电路250的栅极端子从电流源i1向mosfet(m1、m2、m3或m4)的栅极驱动电流(例如，100微安)。

当施加到控制电路250的漏极至源极电压vds下降到大约-0.5伏至-1.0伏以下时，mosfet(m1、m2、m3或m4)的体二极管钳位该电压。而且，随着电流源i1接通mosfet(m1、m2、m3或m4)，这将vds提升至大约-0.1伏特。mosfet(m1、m2、m3或m4)的rds-on低于二极管的接通电压降，从而防止在采用二极管进行整流的桥式整流器情况下发生的功率损耗。

当施加到控制电路250的漏极至源极电压vds在vref1和vref2之间时，开关s1打开(关断)，而开关s2保持打开。因此，控制电路250的栅极端子的电平浮置并且mosfet(m1、m2、m3或m4)保持导通。由于该浮置的栅极，不需要频率补偿。电流源i1和i2以及开关s1和s2一起用作电荷泵，以对相应的mosfet(m1、m2、m3或m4)的栅极进行充电和放电，并允许栅极在适当的时间浮置。

然后，随着施加到控制电路250的漏极至源极电压vds再次开始上升，由于输入vac的瞬时电平上升，跟随vds的vsense的电平上升。一旦vsense的电平上升到vref2以上(例如，-1mv)，比较器256激活逻辑258以闭合(接通)开关s2，开关s2从控制电路250的栅极端子汲取电流并且关断mosfet(m1、m2、m3或m4)。开关s1保持打开(关断)。

对于输入电压vac的每个周期重复上述同步开关周期。

由于比较器254和256在不同的vsense电平被激活以接通和关断mosfetm1、m2、m3和m4，并且由于电容器c10导致的延迟，这导致迟滞并且防止任何相邻的fet(m1、m2、m3或m4)同时导通(这可能导致击穿或短路)。这尽管控制器u1、u2、u3和u4全部独立运行。

比较器254和256可以由运算放大器、跨导放大器，跨阻放大器等实现。在操作中，当相应的mosfetm1、m2、m3和m4导通时，控制电路250用以将vds调节到vref1(100mv)的电平。

如上所述，当vds大于vcc时，图7所示的fetm6用以对vcc充电，但是仅达到其大约20伏dc的最大调节电平；fetm6阻止vac的较高电压到达vsense节点(通过呈现高阻抗)。而且，当vds小于vcc时，fetm6有效地将漏极和vsense节点一起短路(通过呈现低阻抗)，这避免了对高电压感测电阻器的需要以及相应的为频率极点提供频率补偿的需要，这将由这种感测电阻器产生。

图8a-8b示出了根据本发明实施例的用于同步桥式整流器的集成电路封装300。图7a示出了ic封装300的俯视图，而图7b示出了侧视图。如图8a-8b所示，印刷电路板302上安装有fetm1、m2、m3和m4、电容器c1、c2、c3、c4和控制器u1、u2、u3和u4。这些组件可以安装在印刷电路板302的一侧。fetm1、m2、m3和m4、电容器c1、c2、c3和c4以及控制器u1、u2、u3和u4中的每一个可以被实现为用于全桥同步桥式整流器的集成电路封装300的总共十二个裸片的单个裸片。同样如图8a所示，提供确切地四个引脚p1、p2、p3和p4，其中两个引脚(例如引脚p2和p3)提供用于ac电源vac的输入端子和两个引脚例如引脚p1和p4)提供整流的dc输出vdc的输出端子。仍如图7b所示，封装300可以具有端盖304。可以使用诸如环氧树脂或树脂的填充物306来填充部件之间和端盖304之间的空腔。

在可选实施例中，集成电路封装可以包括两个控制器电路，每个控制器电路具有相应的fet和电容器。例如，fetm1和m3、电容器c1和c3以及控制器u1和u3中的每一个可以被实现为用于集成电路封装的总共六个裸片的单个裸片。这样的封装可以有确切地三个端子。两个这样的封装可以组合以形成具有两个ac输入端子和两个dc输出端子的桥式整流器。例如，fetm2和m4、电容器c2和c4以及控制器u2和u4中的每一个可以实现为用于第二集成电路封装的总共六个裸片的单个裸片。

图9示出了根据本发明实施例的用于同步桥式整流器的可选集成电路封装。如图9所示，包括fetm1、m2、m3和m4、电容器c1、c2、c3和c4以及控制器u1、u2、u3和u4的组件可以安装到单个pcb302的相对侧或安装到两个pcb，然后该两个pcb夹在一起，使元件侧面彼此背离。如上所述，可以提供端盖304和填充物306。

图10示出了根据本发明的可选实施例的用于同步桥式整流器的可选集成电路封装。如图10所示，包括fetm1、m2、m3和m4、电容器c1、c2、c3和c4以及控制器u1、u2、u3和u4的组件可以被安装到两个pcb上，然后该两个pcb被安装成使得组件侧面彼此背离。可以提供一个或多个端盖304和填充物306。

提供本发明的上述详细描述是为了说明的目的，而不是穷尽性的或将本发明限制于所公开的实施例。因此，本发明的范围由所附权利要求限定。