用于AGV电机的控制装置的制作方法

本实用新型属于嵌入式技术领域，具体涉及一种用于AGV电机的控制装置。

背景技术：

在复杂的AGV现场环境中，AGV小车上需要安装各种功能的模块以便高效地完成各种任务，AGV小车的控制器与各个功能模块连接并通过处理各个功能模块的数据以实现相应的功能，因此AGV小车的控制器需要大量的IO接口以及高速方便的数据读取能力，但是过多的IO接口接入控制器会导致控制器访问IO接口的时间较慢，降低实时性。其中，在实际应用中，AGV小车对电机驱动的速度要求较高，为了能够准确高效地驱动电机，需要增强AGV小车控制器高效访问IO接口的能力，以实现对AGV小车灵活的操作和拓展。

技术实现要素：

为了解决现有技术中的上述问题，即为了现有技术无法准确高效地驱动AGV小车的电机的问题，本实用新型提供了一种用于AGV电机的控制装置，包括顺次连接的主控制器、FPGA控制器和数模转换器；所述数模转换器的输入端与所述FPGA控制器连接，所述数模转换器的输出端与AGV电机连接；

所述主控制器用于根据所述FPGA控制器发送的数据信号获取电机驱动指令，并将所述电机驱动指令发送至所述FPGA控制器；

所述FPGA控制器用于获取所述数模转换器发送的数据信号和所述电机驱动指令，并将所述数据信号和所述电机驱动指令分别发送至所述主控制器和所述数模转换器；

所述数模转换器用于将所述电机驱动指令转换为模拟信号，并将所述模拟信号发送至所述AGV电机。

在上述装置的优选实施方案中，所述主控制器与所述FPGA控制器通过地址总线和数据总线连接。

在上述装置的优选实施方案中，所述FPGA控制器与所述数模转换器通过SPI通信总线连接。

在上述装置的优选实施方案中，所述AGV电机包括电机驱动器和电机，所述数模转换器的输出端与所述电机驱动器连接，所述电机驱动器根据所述模拟信号驱动电机。

在上述装置的优选实施方案中，所述FPGA控制器的IP核搭载MCU平台的IP核。

在上述装置的优选实施方案中，所述数模转换器是输出数据精度为16位的转换器。

在上述装置的优选实施方案中，所述数模转换器包括DAC8563芯片。

与最接近的现有技术相比，上述技术方案至少具有如下有益效果：

1、主控制器通过FPGA单元与数模转换器连接，可以实现主控制器与数模转换器直接进行数据交换，主控制器无需进行相应的IO口拓展，可以对数模转换器直接进行读写操作，实现主控制器对数模转换器中的数据进行实时访问，进而提高了数模转换器对AGV电机的驱动效率。

2、FPGA控制器的IP核可以搭载MCU平台的IP核，可以对数模转换器的数据进行处理，并且可以挂载多个外围芯片和电路，简化了整个装置的硬件结构，FPGA控制器的IP核上层的用户代码还可以移植到任意的MCU平台，重复利用率高。

附图说明

图1为本实用新型一种实施例的用于AGV电机的控制装置的主要结构示意图。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围

下面参照附图来描述本实用新型的优选实施方式。本领域技术人员应当理解的是，这些实施方式仅仅用于解释本实用新型的技术原理，并非旨在限制本实用新型的保护范围。

参阅附图1，图1示例性的给出了本实施例中用于AGV电机的控制装置的主要结构，主控制器、FPGA控制器和数模转换器顺次连接，数模转换器的输入端和FPGA控制器连接，数模转换器的输出端与AGV电机连接。如图1所示，本实施例中用于AGV电机的控制装置包括主控制器、FPGA控制器和数模转换器。

主控制器通过地址总线和数据总线与FPGA(Field－Programmable Gate Array，现场可编程门阵列)控制器连接，其中，ADDR1-ADDR8为地址总线，D0-D15为数据总线。FPGA控制器可以通过数据总线向主控制器发送数据信号，其中，数据信号可以是FPGA控制器转发数模转换器发送的数据信号，主控制器可以根据FPGA控制器发送的数据信号获取对应的电机驱动指令，并将该电机驱动指令通过数据总线发送至FPGA控制器，电机驱动指令可以是根据AGV电机的型号、速度控制方式以及输入电压电流值生成的对应驱动指令。

主控制器还可以向FPGA控制器发送GPMC_CS信号、nOE信号以及nWE信号，GPMC_CS信号为主控制器RAM(random access memory，随机存取存储器)的bank片选，nOE信号为读使能信号，nWE信号为写使能信号，FPGA控制器可以向主控制器发送EINT中断信号。EINT中断信号能够在主控制器进行程序操作时，FPGA控制器的数据已存入主控制器的数据寄存器，或者主控制器的数据输出寄存器已清空时，FPGA控制器通过接口电路向主控制器发送中断请求信号，主控制器在满足一定条件下，可以暂停执行当前正在执行的程序，转而执行相应地能够进行输入/输出操作的子程序，待输入/输出操作执行完毕后，主控制器可以返回继续执行原来被中断的程序。FPGA控制器可以向主控制器发送EINT中断信号可以避免主控制器浪费大量的等待时间，提高了主控制器的工作效率。

FPGA控制器可以模拟主控制器的SRAM(Static Random Access Memory，静态随机存取存储器)，主控制器可以直接对FPGA控制器中的数据进行读写操作，进行数据的直接访问。FPGA控制器的IP(intellectual property，知识产权)核可以搭载MCU(Microcontroller Unit，微控制单元)平台的IP核。在实际应用中，可以在FPGA控制器中搭载8051单片机的IP核，使用软件编程的方式开发硬件，可以让FPGA控制器产生不同IO时序的操作。此外，FPGA控制器还可以挂载多个外围芯片和电路，并且可以对某些数据信号直接进行处理，简化硬件结构的同时，上层用户代码还可以移植到任意MCU平台，重复利用率高。FPGA单元将数模转换器发送的数据信号转发至主控制器，主控制器无需进行相应的IO口拓展，便可以对数模转换器直接进行读写操作，实现主控制器对数模转换器中的数据进行实时访问。

在实际应用中，主控制器需要大量的IO接口以及高速方便的数据读取能力，需要进行相应的IO拓展和访问特定的芯片寄存器来完成相应的功能模块的特定功能，这对主控制器的实时性要求较高。但是过多的IO接口会造成主控制对数据的访问时间变慢，导致实时性降低。FPGA控制器通过搭载IP核，可以为数模转换器分配一定的地址空间以供主控制器访问，从而减少主控制器数据采集的负担。当FPGA控制器与多个数模转换器连接时，FPGA控制器的IP核可以根据数模转换器的数量开辟不同的地址空间，以便主控制器可以直接访问这些地址空间，减少了整个硬件系统的复杂性，提高了主控制器数据访问的便利性。

FPGA控制器可以通过SPI(Serial Peripheral Interface，串行外设接口)接口与至少一个数模转换器连接，FPGA控制器可以将主控制器发送的电机驱动信号转发至数模转换器，数模转换器将电机驱动信号转换为模拟信号，并将该模拟信号发送至AGV电机。

FPGA控制器可以通过SPI(Serial Peripheral Interface，串行外设接口)接口与至少一个数模转换器连接。数模转换器可以将FPGA控制器发送的电机驱动信号转换为模拟信号，并将该模拟信号发送至AGV电机。其中，数模转换器可以包括DAC8563芯片，AGV电机可以包括电机驱动器和电机，电机驱动器用于驱动电机。

以电机型号是EVDR-K045CQE为例，该电机有三种控制模式，分别为速度控制模式、Duty控制模式和位置控制模式。在实际应用中，可以采用速度控制模式，速度控制模式采用直接I/O或者通讯远端I/O信号控制运转，以转速作为马达运转的控制目标。与电机连接的电机驱动器接收到数模转换器的模拟信号后，输出相应的电压对电机的速度进行控制，数模转换器可以输出16位的数据，从而可以实现对电机的高精度控制。

至此，已经结合附图所示的优选实施方式描述了本实用新型的技术方案，但是，本领域技术人员容易理解的是，本实用新型的保护范围显然不局限于这些具体实施方式。在不偏离本实用新型的原理的前提下，本领域技术人员可以对相关技术特征做出等同的更改或替换，这些更改或替换之后的技术方案都将落入本实用新型的保护范围之内。