构成RFID电子标签的整流器及前端电路的制作方法

本发明涉及电路技术领域，具体为一种构成rfid电子标签的整流器及前端电路。

背景技术：

在rfid无线传输系统中，由于无源芯片从天线接收的能量是rf信号，不能用于标签电源，因此必须将rf信号整流为dc电压，用于后续电路。阅读器发出的能量强弱随距离而变化。对于同一个阅读器，短距离芯片接收更多的能量，而长距离芯片接收更少的能量，很弱的输入能量无法达到芯片的工作电源并且不能启动芯片。在远场通信中，如果要求芯片电路在长距离小输入能量的条件下工作，就需要对射频信号进行倍压整流增加幅度，实现交流到直流的转换。并且rfid前端电路为整个芯片提供电源，一个完整的前端电路应该包括高效率的整流器、稳定的电源和给数字基带提供复位信号的上电复位电路。

rfid中的整流器负责与阅读器天线交换能量和信号，它的整流能力直接决定了rfid的工作距离。倍压整流器的拓扑结构主要有两种：dickson整流结构和桥式差分整流结构。自1976年，johnf.dickson提出倍压整流电路结构(如图1)后，许多人将dickson结构应用于rf无线前端，相应的基于dickson结构的电路已经发展了许多拓扑结构，包括电荷转移级电荷泵结构、ncp-1/2结构、自偏置阈值补偿结构和本征管结构等等。桥式整流结构具有低输入电压，相对较高的直流输出电压和功率转换效率等特点，但电路面积和泄露电流较大，造成电路自身功率损耗电压较大，不太适合rfid标签芯片。一般地，倍压整流利用半波整流原理使用多个二极管和电容实现电容上电荷转移，电压倍增，达到rf-dc转换功能。

目前，制约整流器整流效率的主要有：正向导通压降损耗和反向漏电流损耗。当用mosfet接成的二极管的整流器时，阈值电压是制约整流效率的主要原因，基于dickson倍压整流电路研究的主要方向是抵消或补偿mos二极管阈值电压。一个低阈值电压mos管或者低导通压降二级管的整流电路将会有效提高接收灵敏度和输出直流电平。

为了解决mos管阈值电压补偿和为rfid芯片提供稳定的电源，本方案对前端电路和能量收集电路进行改进设计。

技术实现要素：

为了解决上述问题，本发明的目的提供一种构成rfid电子标签的整流器及前端电路。

构成rfid电子标签的整流器及前端电路，包括整流器、电压钳位电路、ldo电路和上电复位电路，所述整流器与电压钳位电路连接，电压钳位电路连接有ldo电路和储能电容cl，ldo电路与上电复位电路连接，所述整流器从rf天线接收信号转换为直流信号，经电压钳位电路的调节后把能量存储到储能电容cl，储能电容cl为ldo电路提供电源，ldo电路给上电复位电路提供电源。

所述整流器由前5级为nmos管(mn1,mn2,mn3,mn4,mn5)和后5级pmos管(mp1,mp2,mp3,mp4,mp5)组成,nmos管(mn1,mn2,mn3,mn4,mn5)之间的漏极与源极依次相连、并与电容(c10,c11,c12,c13)的一端连接，pmos管(mp1,mp2,mp3,mp4,mp5)之间的源极与漏极依次相连、并与电容(c15,c16,c17,c18)的一端连接，nmos管(mn1)的源极接地、栅极连接nmos管(mn2)的漏极，nmos管(mn2)的栅极接nmos管(mn3)的漏极，nmos管(mn3)的栅极连接nmos管(mn4)的漏极和pmos管(mp1)的栅极，nmos管(mn4)的栅极与nmos管(mn5)的漏极、pmos管(mp2)的栅极和电容c14的一端连接，nmos管(mn5)的栅极接pmos管(mp1)的源极和pmos管(mp3)的栅极、漏极与pmos管(mp1)的漏极连接，pmos管(mp4)的栅极连接pmos管(mp3)的漏极，pmos管(mp5)的栅极连接pmos管(mp4)的漏极、源极为输出端；电容(c10,c12,c14，c16，c18)的另一端连接rf天线的一端、电容(c11,c13,c15，c17)的另一端连接rf天线的另一端。

所述电压钳位电路由nmos管(mn21,mn22,mn23,mn24,mn25，mn26)和电阻(r1,r2)组成，nmos管(mn21,mn25，mn26)的漏极与nmos管(mn21)的栅极相连、并作为输入端与整流器的输出端和储能电容cl的一端连接，储能电容cl的另一端接地；nmos管(mn21)的源极连接nmos管(mn22)的漏极和栅极，nmos管(mn22)的源极连接nmos管(mn23)的漏极和栅极，nmos管(mn23)的源极连接nmos管(mn24)的漏极和栅极，nmos管(mn24)的源极与电阻r1的一端和nmos管(mn25)的栅极连接，nmos管(mn25)的源极与电阻r2的一端和nmos管(mn26)的栅极连接，nmos管(mn26)的源极与电阻(r1，r2)的另一端连接、并接地。

所述ldo电路由pmos管(mp30，mp31，mp32，mp33，mp34，mp35，mp36，mp37，mp38，mp39)、电容(c31,c32)、电阻r3和nmos管(mn31，mn32，mn33，mn34，mn35，mn36，mn37，mn38，mn39)组成；pmos管(mp34，mp31，mp32，mp33，mp35，mp36，mp39)的源极与pmos管(mp37，mp38)的漏极相连、并与pmos管(mp30)的栅极和储能电容cl的一端连接，pmos管(mp30)的源极与pmos管(mp32)的漏极、栅极和电容c31的一端、pmos管(mp31)的栅极连接，电容c31的另一端与pmos管(mp30)的漏极、nmos管(mn39，mn38，mn37，mn36，mn35，mn34，mn33)的源极连接，并在nmos管(mn34)的源极连接点接地；nmos管(mn31)的栅极经电阻与nmos管(mn33)的源极、电容c32的一端和pmos管(mp39)的漏极相连、并在pmos管(mp39)的漏极连接点作为输出端，源极与nmos管(mn32)的源极和nmos管(mn33)的漏极连接，漏极与pmos管(mp37)的源极、栅极和pmos管(mp38)的栅极相连；nmos管(mn32)的栅极与电阻r3的一端和pmos管(mp35)的漏极相连，漏极与电容c32的另一端、pmos管(mp38)的源极和pmos管(mp39)的栅极相连；nmos管(mn33)的栅极与nmos管(mn34)的栅极、漏极和pmos管(mp36)的漏极相连接；nmos管(mn35)的漏极、栅极与电阻r3的另一端连接；nmos管(mn36)的漏极与nmos管(mn38)的漏极、pmos管(mp34)的漏极和栅极连接、栅极与nmos管(mn37)的栅极和漏极、pmos管(mp33)的漏极连接；pmos管(mp33，mp34，mp35，mp36)的栅极相连接；nmos管(mn38)的栅极与nmos管(mn39)的漏极和pmos管(mp31)的漏极连接；nmos管(mn39)的栅极连接nmos管(mn35)的漏极。

所述上电复位电路由pmos管(mp41，mp42，mp43，mp44，mp45，mp46)、nmos管(mn41，mn42，mn43，mn44，mn45)、延时电路、异或门、非门和电容c41组成；pmos管(mp41)的源极连接nmos管(mn45)的漏极、并作为输入端与pmos管(mp39)的漏极连接、栅极为外接端口、漏极与pmos管(mp42，mp43，mp44)的源极连接；pmos管(mp42)的栅极接漏极、并连接nmos管(mn41)的栅极、漏极和nmos管(mn42)的栅极；pmos管(mp43)的栅极接电容c41的一端和nmos管(mn42)的源极、并在连接点接地，漏极与nmos管(mn42)的漏极、pmos管(mp44，mp45)和nmos管(mn43，mn44)的栅极；pmos管(mp44)的漏极连接pmos管(mp46)的漏极和pmos管(mp45)的源极；pmos管(mp45)的漏极相连nmos管(mn43)的漏极、pmos管(mp46)和nmos管(mn45)的栅极，并接延时电路的输入端和异或门的一输入端；pmos管(mp46)的源极接地，电容c41的另一端接nmos管(mn41)的源极；nmos管(mn43)的源极与nmos管(mn44)的漏极和nmos管(mn45)的源极连接；nmos管(mn44)的源极连接nmos管(mn42)的源极；nmos管(mn45)的漏极连接pmos管(mp41)的源极；异或门的另一输入端连接输出端口和延时电路的输出端、输出端连接非门的输入端；非门至少两个串联设置，输出端为上电复位电路的输出端口。

所述延时电路由pmos管(mp401，mp402，mp403，mp404，mp405)、nmos管(mn401，mn402，mn403)和电容c401组成；pmos管(mp401)的栅极连接nmos管(mn401)的栅极、并作为输入端，漏极连接nmos管(mn401)的漏极和pmos管(mp403)的栅极，源极与pmos管(mp402，mp404，mp405)的源极连接，并与电源vddl相连；pmos管(mp402)的栅极为外部输入接口，漏极与pmos管(mp403)的源极连接；pmos管(mp403)的漏极与电容c401的一端、pmos管(mp404)和nmos管(mn402)的栅极连接；pmos管(mp404)的漏极与nmos管(mn402)的漏极、pmos管(mp405)和nmos管(mn403)的栅极连接；pmos管(mp405)的漏极与nmos管(mn403)的漏极连接，并作为输出端；nmos管(mn401)的源极与电容c401的另一端、nmos管(mn402，mn403)的源极相连接，并与gnd相连接地。

本发明的有益效果是：整流电路利用电路自偏置来抵消阈值电压的影响，减小了导通压降，降低了损耗，达到减小功耗和增加rfid识别距离的目的。采用低功耗设计方法，使一些mos管工作在亚阈值区，降低前端电路的整体功耗。

附图说明

图1为dickson倍压整流结构示意图。

图2本发明前端电路框架示意图。

图3为本发明整流器电路原理示意图。

图4本发明电压钳位电路及工作原理示意图。

图5本发明ldo电路示意图。

图6本发明上电复位电路示意图。

图7本发明上电复位电路的延时电路示意图。

图8为本发明整体前端电路仿真结果图。

具体实施方式

下面结合附图和实施例对本发明作进一步说明：

参阅图2～8所示，构成rfid电子标签的整流器及前端电路，包括整流器1、电压钳位电路2、ldo电路3和上电复位电路4，所述整流器1与电压钳位电路2连接，电压钳位电路2连接有ldo电路3和储能电容cl，ldo电路3与上电复位电路4连接，所述整流器1从rf天线接收信号转换为直流信号，经电压钳位电路2的调节后把能量存储到储能电容cl，储能电容cl为ldo电路3提供电源，ldo电路3给上电复位电路4提供电源。

所述整流器1由前5级为nmos管(mn1,mn2,mn3,mn4,mn5)和后5级pmos管(mp1,mp2,mp3,mp4,mp5)组成,nmos管(mn1,mn2,mn3,mn4,mn5)之间的漏极与源极依次相连、并与电容(c10,c11,c12,c13)的一端连接，pmos管(mp1,mp2,mp3,mp4,mp5)之间的源极与漏极依次相连、并与电容(c15,c16,c17,c18)的一端连接，nmos管(mn1)的源极接地、栅极连接nmos管(mn2)的漏极，nmos管(mn2)的栅极接nmos管(mn3)的漏极，nmos管(mn3)的栅极连接nmos管(mn4)的漏极和pmos管(mp1)的栅极，nmos管(mn4)的栅极与nmos管(mn5)的漏极、pmos管(mp2)的栅极和电容c14的一端连接，nmos管(mn5)的栅极接pmos管(mp1)的源极和pmos管(mp3)的栅极、漏极与pmos管(mp1)的漏极连接，pmos管(mp4)的栅极连接pmos管(mp3)的漏极，pmos管(mp5)的栅极连接pmos管(mp4)的漏极、源极为输出端与连接电压钳位电路2的输入端连接；电容(c10,c12,c14，c16，c18)的另一端连接rf天线的一端、电容(c11,c13,c15，c17)的另一端连接rf天线的另一端。

所述电压钳位电路2由nmos管(mn21,mn22,mn23,mn24,mn25，mn26)和电阻(r1,r2)组成，nmos管(mn21,mn25，mn26)的漏极与nmos管(mn21)的栅极相连、并作为输入端与整流器1的输出端和储能电容cl的一端连接，储能电容cl的另一端接地；nmos管(mn21)的源极连接nmos管(mn22)的漏极和栅极，nmos管(mn22)的源极连接nmos管(mn23)的漏极和栅极，nmos管(mn23)的源极连接nmos管(mn24)的漏极和栅极，nmos管(mn24)的源极与电阻r1的一端和nmos管(mn25)的栅极连接，nmos管(mn25)的源极与电阻r2的一端和nmos管(mn26)的栅极连接，nmos管(mn26)的源极与电阻r1、电阻r2的另一端连接、并接地。

所述ldo电路3由pmos管(mp30，mp31，mp32，mp33，mp34，mp35，mp36，mp37，mp38，mp39)、电容(c31,c32)、电阻r3和nmos管(mn31，mn32，mn33，mn34，mn35，mn36，mn37，mn38，mn39)组成；pmos管(mp34，mp31，mp32，mp33，mp35，mp36，mp39)的源极与pmos管(mp37，mp38)的漏极相连、并与pmos管(mp30)的栅极和储能电容cl的一端连接pmos管(mp30)的源极与pmos管(mp32)的漏极、栅极和电容c31的一端、pmos管(mp31)的栅极连接，电容c31的另一端与pmos管(mp30)的漏极、nmos管(mn39，mn38，mn37，mn36，mn35，mn34，mn33)的源极连接，并在nmos管(mn34)的源极连接点接地，其中nmos管mn36的源极连接有电阻(未图示)；nmos管(mn31)的栅极经电阻(未图示)与nmos管(mn33)的源极、电容c32的一端和pmos管(mp39)的漏极相连、并在pmos管(mp39)的漏极连接点作为输出端与上电复位电路4连接，源极与nmos管(mn32)的源极和nmos管(mn33)的漏极连接，漏极与pmos管(mp37)的源极、栅极和pmos管(mp38)的栅极相连；nmos管(mn32)的栅极与电阻r3的一端和pmos管(mp35)的漏极相连，漏极与电容c32的另一端、pmos管(mp38)的源极和pmos管(mp39)的栅极相连；nmos管(mn33)的栅极与nmos管(mn34)的栅极、漏极和pmos管(mp36)的漏极相连接；nmos管(mn35)的漏极、栅极与电阻r3的另一端连接；nmos管(mn36)的漏极与nmos管(mn38)的漏极、pmos管(mp34)的漏极和栅极连接、栅极与nmos管(mn37)的栅极和漏极、pmos管(mp33)的漏极连接；pmos管(mp33，mp34，mp35，mp36)的栅极相连接；nmos管(mn38)的栅极与nmos管(mn39)的漏极和pmos管(mp31)的漏极连接；nmos管(mn39)的栅极连接nmos管(mn35)的漏极(未图示)。

所述上电复位电路4由pmos管(mp41，mp42，mp43，mp44，mp45，mp46)、nmos管(mn41，mn42，mn43，mn44，mn45)、延时电路40、异或门41、非门42和电容c41组成；pmos管(mp41)的源极连接nmos管(mn45)的漏极、并作为输入端与pmos管(mp39)的漏极连接(ldo电路3)、栅极为外接端口(en＿por)、漏极与pmos管(mp42，mp43，mp44)的源极连接；pmos管(mp42)的栅极接漏极、并连接nmos管(mn41)的栅极、漏极和nmos管(mn42)的栅极；pmos管(mp43)的栅极接电容c41的一端和nmos管(mn42)的源极、并在连接点接地，漏极与nmos管(mn42)的漏极、pmos管(mp44，mp45)和nmos管(mn43，mn44)的栅极；pmos管(mp44)的漏极连接pmos管(mp46)的漏极和pmos管(mp45)的源极；pmos管(mp45)的漏极相连nmos管(mn43)的漏极、pmos管(mp46)和nmos管(mn45)的栅极，并接延时电路40的输入端和异或门41的一输入端；pmos管(mp46)的源极接地，电容c41的另一端接nmos管(mn41)的源极；nmos管(mn43)的源极与nmos管(mn44)的漏极和nmos管(mn45)的源极连接；nmos管(mn44)的源极连接nmos管(mn42)的源极；nmos管(mn45)的漏极连接pmos管(mp41)的源极；异或门41的另一输入端连接输出端口(en)和延时电路40的输出端、输出端连接非门42(反相器)的输入端；非门42(反相器)至少两个串联设置，输出端为上电复位电路4的输出端口。

所述延时电路40由pmos管(mp401，mp402，mp403，mp404，mp405)、nmos管(mn401，mn402，mn403)和电容c401组成；pmos管(mp401)的栅极连接nmos管(mn401)的栅极、并作为输入端，漏极连接nmos管(mn401)的漏极和pmos管(mp403)的栅极，源极与pmos管(mp402，mp404，mp405)的源极连接，并与电源vddl相连(未图示)；pmos管(mp402)的栅极为外部输入接口，漏极与pmos管(mp403)的源极连接；pmos管(mp403)的漏极与电容c401的一端、pmos管(mp404)和nmos管(mn402)的栅极连接；pmos管(mp404)的漏极与nmos管(mn402)的漏极、pmos管(mp405)和nmos管(mn403)的栅极连接；pmos管(mp405)的漏极与nmos管(mn403)的漏极连接，并作为输出端；nmos管(mn401)的源极与电容c401的另一端、nmos管(mn402，mn403)的源极相连接，并与gnd相连接地(未图示)。

本发明的工作过程为：当rf信号的幅度可以使整流器工作时，倍压整流器从rf天线接收超高频段信号转换为直流信号，达到rf到dc的转换，把能量存储到储能电容cl上，电压钳位电路的作用是当vdd直流电压过大时，钳位电路开启对储能电容放电减小电压。当整流电路输出直流电压vdd大于1.84v时，ldo_h输出1.8v高电压，ldo_l输出1v低电压，rfid整体电路开始工作。带隙基准电路产生的vref基准电压作为ldo的比较电压。

如图3所示，整流电路1采用2阶10级cmos阈值自补偿电路，10个mos管源漏依次相连，前5级为nmos管，其栅极都跨接到后面相邻mos管的漏极电位，因为更高的电位可以抵消nmos阈值电压，后面五级为pmos管其栅极跨接到前面mos管的漏极，因为更低的电位可以抵消pmos阈值电压的影响。同时采用混合pmos和nmos的电路，不需要增加额外的dummy管，减小了电路面积。电路中管子的lmin取最小尺寸，以减小寄生电容的影响。pmos管的源漏相连，以减小体效应的影响。

如图4所示，a为电压钳位电路图、b为电压钳位电路工作原理图；对于rfid标签来说，当标签距离阅读器很近时，获得能量很高，会高达几十伏，因为低压差稳压电路的输入调整率有限。如果不采用泄流电路或者保护电路的话，大电流将会使rfid标签电路损坏，继而无法工作。所以采用电压钳位电路，进行初步限压，当rfid标签整流后的电压超过mn21～mn24的导通电压之和后，mn25、mn26相继开启，电压钳位电路开始对电流泄放。

如图5所示，ldo电路3主要包括误差放大器、功率放大级、电阻反馈网络和bg模块。左边部分为启动电路，作用是保证带隙基准电路在上电过程中能够工作，上电后电容c31将会持续充电，并将通过电流镜复制到mn38的栅极，当电压大于其阈值电压时，将会导通输出一个扰动，使电路mp33、mp34、mn36、mn37组成的电流镜摆脱“全0”状态简并点，产生电流。电路启动后vref产生偏置电压控制mn39栅极开启，此时会把mn38栅极拉低，关断启动电路，电容c31的电荷通过mp30泄放掉。中间部分为参考电压产生电路，采用带隙基准电压源产生vref，其原理是将相反温度系数的电压求和产生基准电压，且虚线框中的mos管工作在亚阈值区。右边部分为两级运放，为保持稳定性采用miller电容补偿的方法。其中mn36、mn37两个工作在亚阈值区的mos管产生δvgs，形成电流iptat，经过电流镜成比例m倍放大后，在电阻r3中得到正温度系数电压miptatr，然后跟具有负温度系数的亚阈值vgs相加，得到具有零温度系数的基准电压vref。误差放大器实质是一个两级运放结构，所以反馈环路的相位补偿为ldo的设计难点。同时输出级的功率调整管一方面通过调整自身的vgs和vds来保证输出电压稳定，另一方面为负载提供一定的驱动。

上电复位电路4，如图6所示，外接端口en信号控制por的使能，en为高电平时por模块关断不工作，减小静态功耗。当稳压电路的输出电压达到一定值后，产生一定时间的正脉冲信号，时间大小与延时大小有关，经过整形之后，即为上电复位信号。如图7所示，延时电路40(delay模块)中，vbp信号用来控制延时大小，即上电复位信号的脉冲宽度。施密特触发器的作用是防止电源纹波或噪声对电路的影响，产生迟滞效应。

图8为本发明整前端电路仿真结果，从仿真结果可以看出，当整流电路输入rf信号幅度约230mv时，整流电路输出1.84v的dc电压，低压差稳压电路输出1.8v和1v的直流电压，电路在上电后的约20us达到稳定状态。同时，电路上电过程中por电路在25us时能够产生约7us的高电平复位信号，复位数字电路。

本发明的整流电路利用电路自偏置来抵消阈值电压的影响，减小了导通压降，降低了损耗，达到减小功耗和增加rfid识别距离的目的。采用低功耗设计方法，使一些mos管工作在亚阈值区，降低前端电路的整体功耗。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何不经过创造性劳动想到的变化或替换，都应涵盖在本发明保护范围为准。