信号调整装置的制作方法

本发明涉及一种信号调整装置，特别是涉及用于闪存等半导体内存装置的信号调整装置。
背景技术：
：随着半导体设计的微型化，用于驱动半导体组件的工作电压也随之降低，并且提供至半导体装置的电源电压(vdd或vpp)也跟着低压化。例如，自半导体内存外部供应的电源电压自3.3伏特(v)降低为2.5v或者1.8v。如今，外部供应的电源电压更可能降低至1.2v。随着外部供应的电源电压降低，半导体装置内的信号,例如：控制信号、pwm信号、模拟/数字信号等会产生明显的相位偏移，以至于半导体装置的工作效率降低。另一方面，闪存等半导体内存装置的内部电路需要多种的模拟/数字信号，例如：相位相反的模拟信号。因此，半导体装置需设置信号调整装置来满足上述需求。在传统的信号调整装置中，当外部供应的电源电压降低至约1.8v时，传统的信号调整装置输出的信号的相位会有所偏移，导致半导体内存装置的工作效率降低等问题。当外部供应的电源电压降低至约1.2v或更低时，传统的信号调整装置输出的信号的相位会有更明显的偏移，导致半导体内存装置无法正常的工作。技术实现要素：因此，本发明提出新架构的信号调整装置以解决低电压的电源电压所导致的相位偏移的问题。一种信号调整装置包括：第一电流镜、第二电流镜、第一n型晶体管及第二n型晶体管。第一电流镜包括第一输出端及第二输出端，其中第一电流镜通过第一输出端及第二输出端分别提供相同的第一电流和第二电流。第二电流镜包括第三输出端及第四输出端，其中第二电流镜通过第三输出端及第四输出端分别提供相同的第三电流和第四电流。第一n型晶体管的第一端连接于第一输出端及第三输出端以形成第一节点，第一n型晶体管的第二端耦接接地电压，第一n型晶体管的控制端耦接控制信号。第二n型晶体管的第一端连接于第二输出端及第四输出端以形成第二节点，第二n型晶体管的第二端耦接接地电压，第二n型晶体管的控制端耦接参考电压。附图说明图1a为根据本发明一实施例的信号调整装置的电路图。图1b为根据本发明一实施例的信号调整装置所接收的控制信号的波形示意图。图1c为根据本发明一实施例的信号调整装置的输出波形图。图2a为根据本发明一实施例的相位调整单元的电路图。图2b为根据本发明一实施例的相位调整单元所接收的控制信号的波形示意图。图2c为根据本发明一实施例的相位调整单元的输出波形图。具体实施方式参考附图来描述本发明，其中在所有附图中使用相同的附图标记来表示相似或等效的组件。附图不是按比例绘制的，而是仅用于说明本发明。本发明的几个形态如下描述，并参考示例应用作为说明。应该理解的是，阐述了许多具体细节、关系和方法以提供对本发明的全面了解。然而，相关领域的普通技术人员将容易认识到，本发明可以被实行即便在没有一个或多个具体细节的情况下或没有利用其他方法来实施本发明。在其他情况下，未详细示出已知的结构或操作以避免模糊本发明。本发明不受所示的行为或事件的顺序所限制，因为一些行为可能以不同的顺序发生和/或与其他行为或事件同时发生。此外，并非所有说明的行为或事件都需要根据本发明的方法来实施。以下说明是本发明的实施例。其目的是要举例说明本发明的一般性的原则，不应视为本发明的限制，本发明的范围当以权利要求书所界定者为准。图1a所示为根据本发明一实施例的信号调整装置100的电路图。如图1a所示，信号调整装置100包括相位调整电路set1、相位调整装置set2、第一输出装置set3及第二输出装置set4。在此实施例中，相位调整电路set1、相位调整装置set2、第一输出装置set3及第二输出装置set4彼此互相耦接或连接。为了简化图示，图1a中标识符号相同代表线路彼此在标识符号所标识的节点连接或彼此在标识符号所标识的节点连接并导通，例如：相位调整装置set2的节点t4连接于第二输出装置set4的符号t4。另外，为了简化说明，图1a中标识符号相同也代表不同的组件接收到相同的信号，例如：第一n型晶体管qn1的栅极及第五p型晶体管qp5的栅极接收相同的电压vp，且第二n型晶体管qn2的栅极及第六p型晶体管qp6的栅极接收相同的信号vref。为了简化说明本发明的原理，在以下说明的各个实施例中，n型晶体管的第一端代表漏极，且n型晶体管的第二端代表源极，且n型晶体管的控制端代表栅极；另外，p型晶体管的第一端代表源极，且p型晶体管的第二端代表漏极，且p型晶体管的控制端代表栅极，但本发明不限于此。n型晶体管可以是高电位导通的半导体，例如：n型金属氧化物场效应晶体管(n-mosfet)等，但本发明不限于此。p型晶体管可以是低电位导通的半导体，例如：p型金属氧化物场效应晶体管(p-mosfet)等，但本发明不限于此。在图1a中，当信号调整装置100正常工作时，图1a所示的各晶体管q101的控制端的接收的电压pd皆为接地电压vss，各晶体管q103的控制端接收的电压pdb皆为模拟电源电压vpp，以使各晶体管q101和各晶体管q103相当于导通状态，各晶体管q101的第一端、第二端的电压可视为是模拟电源电压vpp，各晶体管q103的第一端、第二端的电压可视为是接地电压vss。以下将以此为基础对信号调整装置100进行描述。在图1a中，信号调整装置100中的相位调整电路set1包括第一电流镜、第二电流镜、第一n型晶体管qn1及第二n型晶体管qn2。第一电流镜包括第一p型晶体管qp1及第二p型晶体管qp2。第二电流镜包括第三p型晶体管qp3及第四p型晶体管qp4。第一电流镜包括控制点c1、第一输出端p1及第二输出端p2，并且第一电流镜通过第一输出端p1及第二输出端p2分别提供实质上相同的第一电流和第二电流。第二电流镜包括控制点c2、第三输出端p3及第四输出端p4，并且第二电流镜通过第三输出端p3及第四输出端p4分别提供实质上相同的第三电流和第四电流。在相位调整电路set1的第一电流镜中，第一p型晶体管qp1的第一端耦接于高电平的模拟电源电压vpp，且第一p型晶体管qp1的控制端连接于第一p型晶体管qp1的第二端以形成第一输出端p1。第二p型晶体管qp2的第一端耦接于模拟电源电压vpp。第二p型晶体管qp2的控制端连接于第一p型晶体管qp1的控制端及第一p型晶体管qp1的第二端以形成控制点c1。第二p型晶体管qp2的第二端作为该第二输出端p2。在相位调整电路set1的第二电流镜中，第三p型晶体管qp3的第一端耦接于模拟电源电压vpp，且第三p型晶体管qp3的第二端作为第三输出端p3。第四p型晶体管qp4的第一端耦接于模拟电源电压vpp。第四p型晶体管qp4的控制端连接于第四p型晶体管qp4的第二端以形成第四输出端p4。第四p型晶体管qp4的第二端和控制端共同地连接于第三p型晶体管qp3的控制端以形成控制点c2。在相位调整电路set1中，第一n型晶体管qn1的第一端共同地连接于第一电流镜的第一输出端p1及第二电流镜的第三输出端p3以形成第一侦测点t1。第一n型晶体管qn1的第二端耦接低电平的接地电压vss，且第一n型晶体管qn1的控制端耦接控制电压vp。在相位调整电路set1中，第二n型晶体管qn2的第一端共同地连接于第一电流镜的第二输出端p2及第二电流镜的第四输出端p4以形成第二侦测点t2。第二n型晶体管qn2的第二端耦接接地电压vss，且第二n型晶体管qn2的控制端耦接参考电压vref。第一输出装置set3中的第七n型晶体管qn7的控制端连接于相位调整电路set1中的第二侦测点t2。在一些实施例中，本领域的普通技术人员可以借由分压电路对模拟电源电压vpp进行分压以形成参考电压vref，但本发明不限于此。相位调整装置set2包括第五p型晶体管qp5、第六p型晶体管qp6、第三电流镜及第四电流镜。第三电流镜包括第五输出点p5及第六输出点p6，且第四电流镜包括第七输出点p7及第八输出点p8。第三电流镜由第三n型晶体管qn3及第四n型晶体管qn4所组成。第四电流镜由第五n型晶体管qn5及第六n型晶体管qn6所组成。相位调整装置set2中，第五p型晶体管qp5的第一端耦接于模拟电源电压vpp，且第五p型晶体管qp5的控制端耦接于控制电压vp。第五p型晶体管qp5的第二端连接于第三电流镜的第五输出点p5和第四电流镜的第七输出点p7以形成第三侦测点t3。第六p型晶体管qp6的第一端耦接于模拟电源电压vpp，且第六p型晶体管qp6的控制端耦接于参考电压vref。第六p型晶体管qp6的第二端连接于第三电流镜的第六输出点p6和第四电流镜第八输出点p8以形成第四侦测点t4。相位调整装置set2中，第三电流镜的第三n型晶体管qn3的第一端连接于第三n型晶体管qn3的控制端以形成第五输出点p5。第三n型晶体管qn3的第二端耦接于接地电压vss。第三电流镜的第四n型晶体管qn4的第一端为第六输出点p6。第四n型晶体管qn4的控制端连接于第三n型晶体管qn3的该控制端。第四n型晶体管qn4的第二端耦接于接地电压vss。控制点c3连接于第三n型晶体管qn3的第一端、第三n型晶体管qn3的控制端和第四n型晶体管qn4的控制端。相位调整装置set2中，第四电流镜的第五n型晶体管qn5的第一端为第七输出点p7，且第五n型晶体管qn5的第一端连接于第三电流镜的第五输出端p5以形成第三侦测点t3。第五n型晶体管qn5的第二端耦接于接地电压vss。第六n型晶体管qn6的第一端连接于第六n型晶体管qn6的控制端以形成第八输出点p8。第六n型晶体管qn6的第二端耦接接地电压vss。第五n型晶体管qn5的控制端连接于第八输出点p8。控制点c4连接于第六n型晶体管qn6的第一端、第六n型晶体管qn6的控制端和第五n型晶体管qn5的控制端。在一些实施例中，设置参考电压vref的大小等于第二n型晶体管qn2和第六p型晶体管qp6的阈值电压(thresholdvoltage,vth)。也就是说，第二n型晶体管qn2的阈值电压与第六p型晶体管qp6的阈值电压相同，但本发明不限于此。当参考电压vref等于第二n型晶体管qn2/第六p型晶体管qp6的阈值电压时，第二n型晶体管qn2的第一端和第二端之间电位相等，第六p型晶体管qp6第一端和第二端之间电位相等。也就是说，在图1a的相位调整电路set1中，第二n型晶体管qn2的第一端连接至第二侦测点t2，并且第二n型晶体管qn2的第一端的电压等于接地电压vss。在图1a的相位调整装置set2中，第六p型晶体管qp6的第二端连接于第四侦测点t4，并且第六p型晶体管qp6的第二端的电压近似于(或可视为等于)模拟电源电压vpp。因此，第二n型晶体管qn2仅作为稳压组件。当第二侦测点t2接收到模拟电源电压vpp时，第二n型晶体管qn2的第一端的电压并不会影响第二侦测点t2，第二侦测点t2的电压提升。当第二侦测点t2没有接收到模拟电源电压vpp时，第二侦测点t2的电压会逐渐地接近第二n型晶体管qn2的第一端的电压(接地电压vss)。因此，第二侦测点t2的电压降低。相同地，第六p型晶体管qp6仅作为稳压组件。当第四侦测点t4没有接收到接地电压vss时，第四侦测点t4的电压会逐渐地接近第六p型晶体管qp6的第二端的电压，亦即模拟电源电压vpp。当第四侦测点t4接收到接地电压vss时，第六p型晶体管qp6的第二端的电压不会影响第四侦测点t4，第四侦测点t4的电压降低。在一些实施例中，第一n型晶体管qn1、第二n型晶体管qn2、第五p型晶体管qp5和第六p型晶体管qp6均具有相同的阈值电压，但本发明不限于此。第一输出装置set3包括：第五电流镜、第七n型晶体管qn7和第八n型晶体管qn8。第五电流镜包括第七p型晶体管qp7和第八p型晶体管qp8，并且第七p型晶体管qp7的第一端和第八p型晶体管qp8的第一端接耦接于具有高电压的数字电源电压vdd。第五电流镜的结构与相位调整电路set1中的第二电流镜(包括第三p型晶体管qp3和第四p型晶体管qp4)相同，故此不再赘述。第五电流镜包括第九输出端p9及第十输出端p10。第五电流镜通过第九输出端p9及第十输出端p10分别提供实质上相同的第九电流和第十电流。第一输出装置set3中，第七n型晶体管qn7的控制端连接第二侦测点t2。第七n型晶体管qn7的第一端连接于第九输出端p9，且该第七n型晶体管qn7的第二端耦接于接地电压vss。第八n型晶体管qn8的第一端连接于第十输出端p10。第八n型晶体管qn8的第二端耦接于该接地电压vss，且第八n型晶体管qn8的控制端连接于第三侦测点t3。其中，第八n型晶体管qn8的第一端和第五电流镜的第十输出端p10的其中之一可以为第一输出装置set3的输出端vout1供电。第八n型晶体管qn8的第一端可以提供接地电压vss；第五电流镜的第十输出端p10可以提供源自数字电源电压vdd的电压。第一输出装置set3中的反相器105及107仅用来降低干扰信号以避免影响输出端vout1的输出电压的质量。第二输出装置set4包括：第六电流镜、第九n型晶体管qn9和第十n型晶体管qn10。第六电流镜包括第九p型晶体管qp9和第十p型晶体管qp10，并且第九p型晶体管qp9的第一端和第十p型晶体管qp10的第一端耦接于具有高电平的数字电源电压vdd。第六电流镜的结构与相位调整电路set1中的第二电流镜(包括第三p型晶体管qp3和第四p型晶体管qp4)相同，故此不再赘述。第六电流镜包括第十一输出端p11及第十二输出端p12。第六电流镜通过第十一输出端p11及第十二输出端p12分别提供实质上相同的第十一电流和第十二电流。在第二输出装置set4中，第九n型晶体管qn9的第一端耦接第十一输出p11。第九n型晶体管qn9的第二端耦接接地电压vss，且该第九n型晶体管qn9的控制端连接于第一侦测点t1。第十n型晶体管qn10的第一端耦接该第十二输出端。第十n型晶体管qn10的第二端耦接接地电压vss，且第十n型晶体管qn10的控制端耦接第四侦测点t4。在图1a中，晶体管101及晶体管103仅用于作为整流组件，并且也可以替换成其他的整流组件，例如：整流二极管等。本发明不限于此。图1b所示为根据本发明之一实施例的信号调整装置100所接收的控制电压vp的波形示意图。请同时参阅图1a及图1b以说明下面的各个实施例。在图1b中，参考电压vref用于代表第一n型晶体管qn1的阈值电压及第六p型晶体管qp6的阈值电压，但本发明不限于此。在一些实施例中，参考电压vref约为模拟电源电压vpp的一半，例如：如果模拟电源电压vpp约为1.2v，则参考电压vref约为0.6v。在一般情况中，模拟电源电压vpp最低可至约1.14v，则参考电压vref最低可至约0.57v。当控制电压vp变化至大于参考电压vref时，在相位调整电路set1中，第一n型晶体管qn1的控制端收到大于参考电压vref的控制电压vp以导通第一n型晶体管qn1。当第一n型晶体管qn1被导通时，第一侦测点t1的电压会被降低至接近于接地电压vss。由于第一电流镜的第一输出点p1与第一侦测点t1位于同一条线路上，所以第一输出点p1的电压也会被降低至接近于接地电压vss。相同地，连接于第一输出点p1的控制点c1的电压也会被降低至接近于接地电压vss，使得第一p型晶体管qp1及第二p型晶体管qp2会呈导通状态。当第一p型晶体管qp1及第二p型晶体管qp2皆为导通状态时，第一电流镜被致能。当第一电流镜被致能时，高电平的模拟电源电压vpp使在第一电流镜的第二输出点p2产生第二电流，并对第二侦测点t2充电。当第二侦测点t2被充电时，第二侦测点t2的电压就被提升至接近于模拟电源电压vpp，使得控制点c2的电压也被提升，使第三p型晶体管qp3及第四p型晶体管qp4被截止，第二电流镜被禁能。承上所述，当第二侦测点t2的电压被提升时，第一输出装置set3中的第七n型晶体管qn7的控制端收到来自第二侦测点t2的模拟电源电压而导通第七n型晶体管qn7。当第七n型晶体管qn7被导通时，第九输出端p9的电压会被降低至接近于接地电压vss。同样地，连接于第九输出端p9的控制点c5的电压也会被降低至接近于接地电压vss。此时，第五电流镜中的第七p型晶体管qp7及第八p型晶体管qp8被导通。具有高电平的数字电源电压vdd使在第五电流镜的第十输出端产生第十电流以对输出端vout1充电。因此，第一输出装置set3输出高电平的输出信号。同时，在相位调整装置set2中，当控制电压vp变化至大于参考电压vref时，第五p型晶体管qp5被截止。模拟电源电压vpp无法通过第五p型晶体管qp5对第三侦测点t3进行充电，所以第三侦测点t3的电压会降低。随着第三侦测点t3的电压的降低，第五输出点p5及控制点c3的电压也跟着降低，使得第三n型晶体管qn3及第四n型晶体管qn4被截止，使第三电流镜停止工作。当第三电流镜停止工作时，接地电压vss无法通过第四n型晶体管qn4影响第四侦测点t4。此时，由于第六p型晶体管qp6的第一端于第二端的电压相同，所以第四侦测点t4的电压被提升至接近于模拟电源电压vpp。因此，随着第四侦测点t4的电压被提升，连接于第四侦测点t4的控制点c4的电压被提升。当控制点c4的电压被提升时，第五n型晶体管qn5及第六n型晶体管qn6被切换至导通，第四电流镜被致能。当第四侦测点t4的电压被提升时，因为第一输出装置set3中的第八n型晶体管qn8的控制端连接于第三侦测点t3，第八n型晶体管qn8的控制端电压被降低，所以第八n型晶体管qn8被截止。因此，在第一输出装置set3中，接地电压vss无法经由第八n型晶体管qn8影响输出端vout1的电压。在此实施例中，当控制电压vp变化至大于参考电压vref时，相位调整电路set1中的第一侦测点t1的电压被拉至接地电压vss，并且相位调整装置set2中的第四侦测点t4的电压被拉至模拟电源电压vpp。因此，在第二输出装置set4中，第九n型晶体管qn9会被截止，并且第十n型晶体管qn10被导通。当第九n型晶体管qn9被截止时，接地电压vss无法经由第九n型晶体管qn9影响第六电流镜中的控制点c6，使得第十p型晶体管qp10及第九p型晶体管qp9被截止，第六电流镜被禁能。此时，由于第十n型晶体管qn10导通，所以第二输出装置set4的输出端vout2的电压被降低至接近于接地电压vss以产生低电平的输出信号。继续参阅图1a及图1b，当控制电压vp变化至小于参考电压vref时，相位调整电路set1中的第一n型晶体管qn1被截止。此时，相位调整电路set1中第一侦测点t1会被来自第一p型晶体管qp1的第一电流所充电，导致第一侦测点t1的电压被提升。相同地，随着第一侦测点t1的电压被提升，连接于第一侦测点t1的控制点c1的电压也被提升。当控制点c1的电压被提升时，第一p型晶体管qp1及第二p型晶体管qp2会被截止，第一电流镜被禁能。当第一电流镜被禁能时，第二侦测点t2无法接收来自第二p型晶体管qp2的第二电流，使得第二侦测点t2的电压被降低。当第二侦测点t2的电压被降低时，连接于第二侦测点t2的控制点c2的电压也同样地被降低，使得第三p型晶体管qp3及第四p型晶体管qp4会被导通，第二电流镜被致能。当第二侦测点t2的电压被降低时，第一输出装置set3中的第七n型晶体管qn7的控制端接收来自第二侦测点t2的电压而被截止。接地电压vss无法经由第七n型晶体管qn7影响第五电流镜中的控制点c5，所以第七p型晶体管qp7及第八p型晶体管qp8被截止，第五电流镜被禁能。同时，在相位调整装置set2中，当控制电压vp变化至小于参考电压vref时，第五p型晶体管qp5被导通。当第五p型晶体管qp5被导通时，模拟电源电压vpp可以经由第五p型晶体管qp5对第三侦测点t3充电以提升第三侦测点t3的电压。随着第三侦测点t3的电压提升，连接于第三侦测点t3的控制点c3的电压也跟着提升。因此，第三n型晶体管qn3和第四n型晶体管qn4也会被导通，第三电流镜被致能。接着，当第三电流镜被致能时，接地电压vss会经由第四n型晶体管qn4被提供给第四侦测点t4。因此，第四侦测点t4的电压会被降低至接近于接地电压vss。随着第四侦测点t4的电压降低，连接于第四侦测点t4的控制点c4的电压也跟着降低。因此，第五n型晶体管qn5和第六n型晶体管qn6也会被截止，第四电流镜被禁能。由于第三侦测点t3的电压提升，所以第一输出装置set3中的第八n型晶体管qn8被导通。因此，接地电压vss可以经由第八n型晶体管qn8被提供至输出端vout1，所以第一输出装置set3产生低电平的输出信号。承上所述，当控制电压vp变化至小于参考电压vref时，第一侦测点t1的电压会提升，且第四侦测点t4的电压会降低。在第二输出装置set4中，第九n型晶体管qn9被导通，且第十n型晶体管qn10被截止。当第九n型晶体管qn9被导通时，接地电压vss经由第九n型晶体管qn9被提供给控制点c6以导通第九p型晶体管qp9和第十p型晶体管qp10，第六电流镜被致能。当第六电流镜被致能时，第九p型晶体管qp9接收数字电源电压vdd以提供第九电流给输出端vout2。因此，第二输出装置set4产生高电平的输出信号。总结来说，当控制电压vp变化至大于参考电压vref时，第一侦测点t1的电压会降低，且第二侦测点t2的电压会提升，且第三侦测点t3的电压会降低，且第四侦测点t4的电压会提升。另外一方面，当控制电压vp变化至小于参考电压vref时，第一侦测点t1的电压会提升，且第二侦测点t2的电压会降低，且第三侦测点t3的电压会提升，且第四侦测点t4的电压会降低。为了易于理解本发明，整理上面概念如表1所示：t1t2t3t4vout1vout2vp>vreflvhvlvhvhuluvp<vrefhvlvhvlvluhu表1其中，lv代表电压降低、hv代表电压提升、lu代表低电平、hu代表高电平。在一些实施例中，可以通过改变设置于信号调整装置100中的晶体管的尺寸控制图1b所示的电压vp的脉冲宽度w，以做更弹性地设计。例如，调整第1级电路set1中的第二p型晶体管qp2及第三p型晶体管qp3的长宽比，可以改变控制电压vp的脉冲宽度w。本发明主要针对第一至第四侦测点t1～t4，当控制电压vp增加时，第二侦测点t2的电压与控制电压vp波形间的延迟最小。当控制电压vp降低时，第三侦测点t3的电压与控制电压vp波形间的延迟最小。因此，在信号调整装置100的第一输出装置set3中，将第七n型晶体管qn7的控制端连接于第二侦测点t2，并且第八n型晶体管qn8的控制端连接于第三侦测点t3。借由这样的设计，可以大幅度地保证第一输出装置set3的输出信号的占空比。对应于信号的翻转，上述延迟包括上升延迟及下降延迟。上升延迟对应于信号自低电平上升至高电平的速度，下降延迟对应于信号自高电平下降至低电平的速度。上升延迟越多，信号相对于另一信号自低电平上升至高电平越慢，所耗时长越长；上升延迟越少，信号相对于另一信号自低电平上升至高电平越快，所耗时长越短；下降延迟越多，信号相对于另一信号自高电平下降至低电平越慢，所耗时长越长；下降延迟越少，信号相对于另一信号自高电平下降至低电平越快，所耗时长越短。另外，第二输出装置set4中，将第九n型晶体管qn9的控制端连接于第一侦测点t1，并且第十n型晶体管qn10的控制端连接于第四侦测点t4。第一侦测点t1及第四侦测点t4的电压波形变形较为明显，使得第二输出装置set4的输出信号的占空比等指标无法保证，但第二输出装置set4的输出信号的上升、下降基本是可控的，所以第二输出装置set4的输出信号可以作为触发信号而另作它用。图1c所示为根据本发明的一实施例的信号调整装置100的输出波形图。图1c的实验条件为外部的电源电压，例如io口提供的模拟电源电压vpp在1.2v±5％的范围内(包括边界),而内部的电源电压，例如核心(core)提供的数字电源电压vdd在1.1v±10％的范围内(包括边界)。请同时参阅图1a及图1c以了解下面各个实施例。如图1c所示，当控制电压vp上升时，第二侦测点t2的电压被提升，且第四侦测点t4的电压被提升。由于第二侦测点t2的电压对控制电压vp的上升延迟明显比第四侦测点t4的电压对控制电压vp的上升延迟要少，所以本发明利用第二侦测点t2来产生高电平的输出信号。如图1c所示，当控制电压vp下降时，第一侦测点t1的电压被提升，且第三侦测点t3的电压也被提升。由于第三侦测点t3的反相电压相对于控制电压vp的下降延迟明显比第一侦测点t1的反相电压相对于控制电压vp的下降延迟要少，所以本发明利用第三侦测点t3来在输出端vout1产生低电平的输出信号。如此一来，可以最大化地减少输出信号相对于控制电压vp的上升/下降延迟，保证输出信号的占空比，避免输出信号的相位偏移。承上所述，当控制电压vp上升时，相位调整电路set1中的第二侦测点t2所产生的延迟最少。当控制电压vp下降时，相位调整装置set2中的第三侦测点t3所产生的延迟最少。因此，信号调整装置100交替地选择第二侦测点t2或第三侦测点t3所产生的电压，以优化第一输出装置set3及/或第二输出装置set4的输出波形。图2a所示为根据本发明的一实施例的相位调整单元200的电路图。如图2a所示，相位调整单元200包括：相位调整装置set2a和第一输出装置set3a。请同时参阅图1a及图2a，相位调整单元200的相位调整装置set2a的结构与信号调整装置100的相位调整装置set2完全相同。另外，相位调整单元200的第一输出装置set3a的结构与信号调整装置100的第一输出装置set3完全相同。所以，相位调整单元200的操作原理与信号调整装置100基本上相同。相位调整单元200与信号调整装置100的差异在于相位调整单元200没有信号调整装置100的相位调整电路set1和第二输出装置set4。相位调整单元200的相位调整装置set2a及第一输出装置set3a的连接方式已经分别详述于信号调整装置100的相位调整装置set2及第一输出装置set3，且差异仅在于组件符号不同。因此，本发明不再赘述相位调整装置set2a及第一输出装置set3a的连接方式。另外，相位调整装置set2a中的第一侦测点d1(对应信号调整装置100的第三侦测点t3)连接于第一输出装置set3a的第六n型晶体管qn6(对应信号调整装置100的第八n型晶体管qn8)的控制端。相位调整装置set2a中的第二侦测点d2(对应信号调整装置100的第四侦测点t4)连接于第一输出装置set3a的第五n型晶体管qn5(对应信号调整装置100的第七n型晶体管qn7)的控制端。图2b所示为根据本发明的一实施例的相位调整单元200所接收的控制信号的波形示意图。请同时参阅图2a及图2b。当控制电压vp变化至小于参考电压vref时，相位调整装置set2a中的第一p型晶体管qp1会被导通。模拟电源电压vpp可以经由第一p型晶体管qp1被提供给第一侦测点d1，所以第一侦测点d1的电压会被提升至接近于模拟电源电压vpp，连接于第一侦测点d1的第六n型晶体管qn6被导通。当第一侦测点d1的电压被提升时，控制点c1的电压也被提升以导通第一n型晶体管qn1及第二n型晶体管qn2。同时，接地电压vss可以经由第二n型晶体管qn2被提供至第二侦测点d2，所以第二侦测点d2的电压会被降低至接近于接地电压vss，连接于第二侦测点d2的第五n型晶体管qn5被截止。承上所述，第六n型晶体管qn6被导通，并且第五n型晶体管qn5被截止。因此，在第一输出装置set3a中，接地电压vss会经由第六n型晶体管qn6被提供至输出端vout。此时，在第一输出装置set3a产生的输出信号具有低电平。请继续参阅图2a及图2b。当控制电压vp变化至大于参考电压vref时，第一侦测点d1的电压会降低，并且第二侦测点d2的电压会被提升。其中，此原理仅是与上述相反的操作，且相同于信号调整装置100，故不再重复叙述。因此，第六n型晶体管qn6被截止，并且第五n型晶体管qn5被导通。当第五n型晶体管qn5被导通时，接地电压vss会经由第五n型晶体管qn5被提供至控制点c3以导通第三p型晶体管qp3和第四p型晶体管qp4。由于第四p型晶体管qp4被导通，所以输出端vout的电压会被提升至接近于具有高电压的数字电源电压vdd。此时，在第一输出装置set3a产生的输出信号具有高电平。为了易于理解本发明，整理上面概念如表2所示：d1d2voutvp>vreflvhvhuvp<vrefhvlvlu表2其中，lv代表电压降低、hv代表电压提升、lu代表低电平、hu代表高电平。在一些实施例中，图2b中，可以通过改变设置于相位调整单元200中的晶体管的尺寸来控制电压vp的脉冲宽度w，以做弹性的设计。例如，可以通过调整第2级电路set2a中的第二n型晶体管qn2及第三n型晶体管qn3的长宽比，改变控制电压vp的脉冲宽度w。图2c所示为根据本发明的一实施例的相位调整单元200的输出波形图。图2c中，实验条件为外部的电源电压落在约1.2伏特或以下。请同时参阅图2a及图2c以说明下面各个实施例。在图2c中，当控制电压vp逐渐提升时，相位调整装置set2a中的第二侦测点d2的电压也会跟着提升。当控制电压vp逐渐下降时，第二侦测点d2的电压也会跟着下降，并且第一侦测点d1的电压会往上升。其中，相位调整单元200的第二侦测点d2的波形与信号调整装置100的第四侦测点t4相同，并且第一侦测点d1的波形与信号调整装置100的第三侦测点t3相同。相较于控制电压vp，在控制电压vp的上升阶段，第二侦测点d2的电压具有明显的上升延迟，输出端vout的信号的相位出现明显的偏移，输出信号的占空比不能保持在50％左右。也就是说，由于相位调整单元200没有信号调整装置100中的相位调整电路set1，所以相位调整单元200无法处理发生于外部电源电压较低的情况下，例如io口提供的模拟电源电压vpp在1.2v±5％的范围内(包括边界)，的相位偏移的问题。但是，因为相位调整单元200的组件明显少于信号调整装置100，所以在制造成本上具有优势。另外，如果io口提供的模拟电源电压vpp在1.8v±5％的范围内(包括边界)，相位调整单元200的相位偏移现象不会发生。因此，相位调整单元200可以应用于具有较宽松的需求规格的内存装置，以降低生产成本。综上所述，本发明的信号调整装置100及相位调整单元200主要是用于解决外部电源电压太低所引起的相位偏移现象。信号调整装置100不但可以处理过低的外部电源电压所引起的相位偏移，还可以提供给内存装置不同的输出信号。因此，信号调整装置100可以提供设计者更有弹性的设计内存装置。另外相位调整单元200虽然仅能用于具有较宽松的需求规格的内存装置，但也可以让内存装置的生产成本大幅度的降低。虽然本发明已以较佳实施例揭示如上，然其并非用来限定本发明，任何本领域技术人员，在不违背本发明精神和范围的情况下，可做些许变动与替代，因此本发明的保护范围当应视随后所附的权利要求书所界定者为准。本文使用的术语仅用于描述特定实施例，而不旨在限制本发明。如本文所使用的，除非上下文另外明确指出，否则单数形式“一”、“一个”和“该”也包含复数形式。此外，就术语“包括”、“包含”、“具有”或其他变化用法被用于详细描述和/或请求项，这些术语旨在以类似于术语“包含”的方式具有相同意思。当前第1页1 2 3