时，混合部件可类似于单一高电压增强型晶体管来操作。耗尽型晶体管可具有至少为增强型晶体管的两倍、三倍、五倍、十倍、或二十倍的击穿电压及/或最大操作电压。
[0035]本文所使用的用词三族氮化物或II1-N材料、层、装置、结构等等，代表由根据化学计量方程式AlxInyGazN(其中x+y+z约为I)的复合半导体材料所组成的材料、层、装置、或结构。三族氮化物材料也可包含III族元素硼(B)。在三族氮化物或II1-N装置(如晶体管或HEMT)中，传导通道系可部分或整体被包含于II1-N材料层内。
[0036]本文所使用的用词“高电压切换装置”(如高电压晶体管)，为对高电压切换应用优化的电子装置。也就是，在晶体管关闭时，晶体管能够阻挡高电压(如约300V或更高、约600V或更高、约1200V或更高、或约1700V或更高)，且在晶体管开启时，晶体管对于使用晶体管的应用而言具有足够低的导通电阻值(Rw)，也就是，在大量电流传输通过装置时晶体管经历足够低的传导损耗。高电压装置可至少能够阻挡的电压，等于使用高电压装置的电路中的高电压供应源或最大电压。高电压装置可能够阻挡300V、600V、1200V、1700V、或应用所需要的其它适合的阻挡电压。换句话说，高电压装置可阻挡位于OV与至少Vmax之间的任何电压，其中Vmax为电路或电源所能供应的最大电压。在一些实施例中，高电压装置可阻挡位于OV与至少2*Vmax之间的任何电压。本文所使用的用词“低电压装置”(如低电压晶体管)，为能够阻挡低电压(如位于OV与Vlw之间(其中Vlw小于Vmax))，但无法阻挡高于乂^的电压的电子装置。在一些实施例中，Vlmt约等于IVthU大于Iva1、约2*|vth|443*|vth|、或位于约IVthI与3*|vth|之间，其中IvthI为如第5图说明的混合部件所包含的高电压晶体管(如高电压耗尽型晶体管)的临限电压的绝对值。在其它实施例中，Vlw约为10V、约为20V、约为30V、约为40V、或约位于5V与50V之间，如约位于1V与40V之间。在其它实施例中，Vltw小于约0.5*Vmax、小于约0.3*Vmax、小于约0.l*Vmax、小于约0.05*Vmax、或小于约
0.02*V—ο
[0037]第6图说明可被利用于第5图中的高电压耗尽型晶体管33的范例三族氮化物HEMT的截面积示意图。如图所示，HEMT包含半导体材料结构57，半导体材料结构57包含II1-N通道层41与II1-N阻隔层42，阻隔层42具有较通道层41宽的能带隙(bandgap)，而使传导通道(也就是二维电子气体或2DEG)46被引发于邻接阻隔层42的通道层41中。三族氮化物通道层与阻隔层被可选地形成于基板40上，基板40可为硅(Si)、蓝宝石、碳化硅(SiC)、GaN、AlN、或任何其它适合用于三族氮化物半导体材料外延生长的基板。源极与漏极欧姆接触51与52分别欧姆接触2DEG 46。包含栅极绝缘层43、蚀刻停止层44、与电极界定层45的绝缘材料结构58，形成在半导体材料结构57上。HEMT结构包含透过电极界定层45的凹槽，且电极59被一致地形成于凹槽中。电极59的形状至少部分由凹槽的轮廓决定。电极59位于半导体材料结构栅极区域63上的部分为晶体管栅极53，且位于漏极侧存取区域62上的部分为场电极54。
[0038]在第6图的装置中，场电极54被实施为斜面场电极。换句话说，部分界定场电极形状的侧壁55，相对于半导体材料结构57的最上表面成非垂直角度56。场电极54电连接至栅极53。场电极减少在操作期间装置中的峰值电场，从而允许装置的较高电压操作。例如，场电极可使装置能够在操作期间阻挡如600V或1200V般高的电压。再者，第6图的II1-N HEMT为横向装置。换句话说，源极、栅极、与漏极电极51-53分别位于半导体材料结构57的最上侧上，使得在操作中所有的大量电流流动通过邻接于半导体材料结构57的最上侧的通道。
[0039]先前说明，如第I图显示设计的两个升压转换器电路，系根据第3A图至第3C图说明的软式切换方法来形成与操作。第一电路对于切换装置12利用传统以硅为基础的CooIMOS增强型晶体管，同时第二电路对于切换装置12利用第5图中的混合装置35。混合装置的高电压耗尽型晶体管33为第6图图示的II1-N HEMT，且低电压增强型晶体管31为以硅为基础的FET。输入电压Vin为230V，且输出电压V wt为400V。驱动切换装置12的控制电极的PWM频率，对于小于600W的输出功率大于200kHz，且对于小于200W的输出功率大于500kHz。对于每一输出功率调整PWM频率，以确保切换装置12被以最小的跨电力端点电压来开启为开启。混合装置与CoolMOS晶体管两者都额定为操作于最高达600V的电压，且两装置的导通电阻值约为相同(两装置的典型导通电阻值为0.15欧姆)。因此，期望两电路中的电损耗(以及电效率)将约为相同。然而，发现使用II1-N高电压晶体管的电路中的损耗大大低于利用以娃为基础的CooIMOS晶体管的电路中的损耗。
[0040]第7图显示为对于包含II1-N晶体管(曲线71)的电路与包含CoolMOS晶体管(曲线72)的电路的函数的电效率曲线图。也画出为对于输出功率(曲线73)的函数的PWM频率。可见，使用II1-N高电压晶体管的电路的效率，大大地高于使用以硅为基础的CoolMOS晶体管的电路的效率。例如，在200W输出功率与500kHz PWM频率时，使用CoolMOS晶体管的电路的效率约为98.7% (对应于约2.6W的功率损耗)，同时使用II1-N晶体管的电路的效率约为99.2% (对应于约1.6W的功率损耗)。因此，在200W输出功率时，相较于包含CoolMOS晶体管的电路中的损耗，包含II1-N晶体管的电路中的损耗减少了超过35%。
[0041]在后来的调查之后，发现包含混合装置的电路相较于包含CoolMOS的电路的损耗减少的原因是混合装置的低电压输出电容减少(相较于CoolMOS晶体管的低电压输出电容)。第8A图与第8B图(对于CoolMOS晶体管)，以及第9A图与第9B图(对于混合装置)，分别表示为作为漏极对源极电压的函数的输出电容(:_与电容性储存能量的曲线图。尽管CoolMOS晶体管的高电压输出电容(也就是对于600V漏极对源极电压的输出电容)仅约为混合装置的高电压输出电容的两倍高，CoolMOS晶体管对于OV源极对漏极电压的电容约为混合装置的十倍高。因此，尽管在将切换装置12硬式切换的应用中电路损耗可为相当的(如在参照第2A图至第2B图所说明的方法中)，在将切换装置12软式切换的应用中(如在参照第3A图至第3C图所说明的方法中)，利用混合装置的电路中的损耗大大地低于利用CoolMOS晶体管的电路中的损耗。
[0042]混合部件中低电压输出电容的减少(相较于CoolMOS晶体管的低电压输出电容)的原因是利用于混合装置中的CoolMOS晶体管与三族氮化物高电压晶体管间的结构差异。前面已描述，三族氮化物晶体管为横向装置，且三族氮化物晶体管的源极与漏极电极位于半导体材料结构的相同侧上。相反，CoolMOS晶体管(像是其它典型的高电压晶体管)为纵向装置，且CoolMOS晶体管的源极与漏极位于半导体材料的相对侧上。因此，CoolMOS晶体管倾向于具有比三族氮化物晶体管高的输出电容。再者，为已知为超结硅装置的类型的CoolMOS晶体管，在漏极飘移区域(也就是栅极与漏极之间的半导体材料区域)中的装置通道路径中利用大的有效p-n结面积，这样可得到高的掺杂密度，且因此得到较高的载子密度，而同时允许装置达到所需的高电压关闭状态操作。这些P-n结在高电压操作条件下基本耗尽，且因此不在高电压时大量提升装置输出电容。然而，在较低电压时(此时p-n结中的耗尽区域较窄)，由于内含这些P-n结，产生了大量的额外输出电容。使用于混合装置中的II1-N晶体管在栅极与漏极之间的通道路径中不包含p-n结，且在第6图图示的实施例中在半导体材料中不包含任何P型材料(且因此不包含任何p-n 二极管)。
[0043]下文说明对于第I图的电路操作的软式切换方法，混合装置相较于CoolMOS晶体管的数个优点。如第9A图所示，在混合装置的第一与第二电力端点位于基本上相同的电压处时，混合装置的输出电容值(例如低电压电容值)约为1155微微法拉，这比混合装置阻挡至少600V时的输出电容值22微微法拉的一百倍大还要小。对于CoolMOS晶体管，如第8A图图示，在第一与第二电力端点位于基本上相同的电压时，输出电容值(例如低电压电容值)接近10000微微法拉，此为混合装置的低电压电容值的五倍以上，且约比装置阻挡至少600V时的输出电容值(约为30微微法拉)大三百倍。可从第9B图计算出，在装置正阻挡75V(也就是在装置被切换为开启时所阻挡的大约电压)时的混合装置所储存的输出电容能源，乘上切换装置于25°C温度时的导通电阻值，为小于0.18微焦耳*欧姆(