和次级侧的整流器21在这种情况下设想为一个唯一的组件。这里细节化地示出了用于获取电压及电流强度的初级侧的传感器系统。
[0042]因此值得期待的是，准确地以最细微的步进可变地生成频率，为此也可变地调整死区时间，并且因此为这个调节回路实现完美的调节机构。通过根据图1所示的谐振曲线的极端陡直度，使得其是调节链中的关键位置-相位分析形式(结合电流及电压测量)的实际值获取却能够有几个大小等级的偏差。
[0043]图5示出一种具有控制器的根据本发明的驱控电路，用于激励通过半桥或全桥驱动的谐振转换器的振荡回路。控制器13由通常的、在大部分情况下利用石英稳定的第一时钟脉冲发生器40确保时钟供给，该控制器经由第一界面41控制第二时钟脉冲发生器46的频率42。经由第二界面45为处于单独的模块(大部分为CPLD/FPGA)中的同步分频器43，44编程，这些分频器利用H桥的工作频率生成驱控脉冲。能经由第二界面45编程的分频器43,44因此经由可变的脉冲占空因数也生成了必要的死区时间，并且对其进行保护。因此，由可变的第二时钟脉冲发生器46确保它们的时钟供给，因此相对控制器13独立地并且异步地运行。第二时钟脉冲发生器46的频率42是必要的H桥频率的多倍，例如64倍。
[0044]第二时钟脉冲发生器46能够经由 VCO 47 (Voltage Controlled Oscillator，压控振荡器)或者经由DDS 48 (Direct Digital Synthesis，直接数字频率合成)实现。这两种变体的优点在于，在远低于千分比的范围内也具有频率变化准确性。
[0045]在根据图6所示的VCO 47的情况下，该区域仅通过发生器的频率噪音或VCO 47的必要的控制电压的噪声确定。通过到控制器13的反馈能够对频率进行控制，其特征在于连接50。这在图7中也是显而易见的。
[0046]在经由DDS 48(图7)生成频率的情况下，精确度更高，并且轻易地满足要求。通过在那里应用的数字原则，可以省去反馈。DDS 48在这里生成三角频率，其通过比较器49转换成对于可编程的分频器43，44来说必要的方波信号。
[0047]因为在这两种情况下，控制器13和VCO 47/DDS 48之间存在异步性，所以应当将界面41和45实施为平行的端口，尽管这意味着更大的布线耗费，但是有以下优点，即，能够极其迅速地接收数值变化。但是，根据任务设置也能够应用相应地计时的连续的界面。
[0048]因此，从第二时钟脉冲发生器46中生成的频率42是H桥频率的多倍，因为从中必须以足够的准确度产生死区时间。然而为此，以互补的或逆转的脉冲占空因数对相同的频率划分进行编程。因此，能够分步骤地为死区时间编程，这些步骤取决于输出端43和44的频率响应比42。因此，这些结果、即在死区时间锁止的H桥驱控信号以绝对固定的方式与第二时钟脉冲发生器46的频率相关联，并且对控制器13的第一时钟脉冲发生器40没有同步化作用。对于调节回路来说所必须的相位以及电流和电压分析以通常的方式实现，在此，由于谐振曲线的窄带性，准确度不是问题。
[0049]图8示出了所有对于谐振转换器的安全运行来说所必须的组件、即电路布置28，其包括初级侧的控制器13和谐振转换器12。控制器13与后面还会进一步详细探讨的五个模块29，30，31，32，33以及逻辑电路34 —起构成用于驱控谐振转换器12的驱控矩阵35。谐振转换器12包括多个功率电子组件、即门-驱动器36、H桥37和电流转换器以及用于电流和电压的交零识别电路。
[0050]与控制器13共同作用的单个模块29，30，31，32，33是频率生成器29、短路监控单元30、谐振故障监控单元31、谐振趋势识别单元32和空载识别电路33。
[0051]为了更好地理解和完整性而描述所有的模块，然而只有模块29和受限制的模块31与本发明相关。
[0052]双相位频率生成29:
[0053]本发明的中心点，该模块对于运行是不可或缺的，并且具有所描述的创新。其由控制器控制的、以数字方式或模拟方式构建的、在频率方面可控的发生器构成，该发生器在其那一侧为实际上的H桥频率和死区时间的生成提供母时钟。频率应当能以足够细微的间隔进行控制或调节，也为了预防以下危险，即，谐振转换器在频率改变时相对较快地成为亚谐振。
[0054]短路保护30:
[0055]该模块没有特别之处，其单独用于监控穿过半导体的电流(短路保护)。在此，控制器单独负责调整极限，保护功能本身与控制器无关。
[0056]该方法具有以下优点，S卩，其切换速度很快，并且几乎不需要或者仅需要能简单实现的或者现有的而且不敏感的附加的构件，电流转换器38多次地用于控制器的电流测量(以相位和功率调节为目的)、模块30、模块31、模块32和模块33。
[0057]谐振故障监控单元31:
[0058]在此，在达到临界状态前不久关闭转换器。该方法同样具有以下优点，即，其与控制器无关，并且对于任何振荡过程单独地非常迅速地切换，并且几乎不需要或者仅需要能简单实现的或者现有的而且不敏感的附加构件。
[0059]在模块32没有足够快地干涉或者说控制器13损坏的情况下，模块31就开始行动。之前的情况就是，干扰磁回路的对象突然地并且高速地干涉进来，或者发生了初级的和/或次级的剧烈的负荷或位置更换。
[0060]相位分析32:
[0061]对于调节回路来说必要的相位以及电流和电压分析以通常的方式实现，能够经由第一时钟脉冲发生器40或第二时钟脉冲发生器46实现对这个数字地工作的模块的时钟供给。
[0062]空载识别电路33:
[0063]空载识别电路33相对地独立于控制器功能性，也就是说，一旦通过该控制器功能性进行参量化，那么空载点就独立于其地实时地监控，并且在需要时进行无延迟的转换器关断。
【主权项】
1.一种用于为通过半桥或全桥驱动的谐振转换器(12)生成频率的方法，其中具有控制器(13)的驱控电路激励振荡回路，其中，所述谐振转换器(12)的功率调节、电流调节或电压调节经由频率实现，所述方法具有以下步骤: a)经由第一时钟脉冲发生器(40)运行的所述控制器(13)经由第一界面(41)控制第二时钟脉冲发生器(46)的频率，所述第二时钟脉冲发生器独立于或者异步于所述第一时钟脉冲发生器来运行； b)两个分频器(43，44)通过划分所述第二时钟脉冲发生器(46)的所述频率生成半桥或全桥的工作频率； c)所述控制器(13)经由第二界面(45)控制所述分频器(43，44)的分频比，利用所述分频器实现死区时间的产生；并且 d)所述第二时钟脉冲发生器(46)的所述频率是所述电桥频率的多倍。
2.根据权利要求1所述的方法，其特征在于，由所述第二时钟脉冲发生器(46)生成的所述频率经由到所述控制器(13)的反馈(47)来控制。
3.根据权利要求1或2所述的方法，其特征在于，将所述第二时钟脉冲发生器(46)的所述频率反馈用于控制控制器(13)。
4.一种用于激励通过半桥或全桥驱动的谐振转换器(12)的振荡回路的、具有控制器(13)的驱控电路，具有以下特征: a)具有第一时钟脉冲发生器(46)，所述第一时钟脉冲发生器用于为控制器(13)供给时钟； b)具有能经由第一界面(41)编程的第二时钟脉冲发生器(46)，所述第二时钟脉冲发生器的频率是所述电桥频率的多倍； c)具有两个分频器(43，44)，一方面用于通过划分所述第二时钟脉冲发生器(46)的所述频率生成所述半桥或全桥的工作频率，并且另一方面用于产生死区时间；其中 d)为此应用的分频比能由所述控制器(13)经由第二界面(45)控制。
5.根据权利要求4所述的驱控电路，其特征在于，至少所述第一界面(41)实施为平行的端口。
【专利摘要】本发明涉及一种用于为通过半桥或全桥驱动的谐振转换器(12)生成频率的方法和驱控电路。在此，具有控制器(13)的驱控电路激励配属于谐振转换器(12)的振荡回路。这经由频率实现了谐振转换器的功率调节、电路调节或电压调节。此外还应用以下特征：a)控制器(13)经由第一界面驱控能编程的、能变化的时钟脉冲发生器；b)经由能由第二界面(45)编程的分频器(43，44)通过以不同的脉冲占空因数划分时钟脉冲发生器(46)的频率生成半桥或全桥的工作频率；c)时钟脉冲发生器(46)的频率是电桥频率的多倍；并且d)第二时钟脉冲发生器(46)并且进而谐振转换器的H桥频率不取决于第一时钟脉冲发生器(40)，该第一时钟脉冲发生器供给控制器。
【IPC分类】H02J7-00, H02J17-00
【公开号】CN104682486
【申请号】CN201410712318
【发明人】斯特凡·鲁普夫
【申请人】西门子公司
【公开日】2015年6月3日
【申请日】2014年11月28日
【公告号】DE102013224586A1, US20150155790