电感电容谐振电路的半导体装置的制造方法
【技术领域】
[0001]本发明涉及一种半导体装置，特别涉及一种具有电感电容谐振电路的半导体装置。
【背景技术】
[0002]随着电子产业多功能整合的发展趋势，越来越多的电路元件需要整合设计于半导体晶片中。
[0003]典型的半导体集成电路包含一娃基底。一层以上的绝缘层设置于基底上，且一层以上的金属层设置于绝缘层中。这些金属层可藉由现行的半导体工艺技术而形成晶片内部部件。因此，为了缩小电子产品的体积，许多电子元件改以内藏(embedded)式设置，以取代表面粘着(surface mounted technique ；SMT)式的设置方式。
[0004]在电路设计中，经常使用电感电容谐振电路(LC resonant circuit)来提供信号的传输或过滤，例如在滤波器、网络阻抗匹配电路、压控震荡器(VCO)、传送与收发模块等电路中。然而，在高频时，信号会穿越绝缘层泄露到硅基底而造成信号的能量损耗。因此，如何设计内藏式电感电容谐振电路以进一步缩小整体尺寸且不影响信号传输或过滤的效果，其为相关电路设计者持续努力研究的项目之一。
【发明内容】
[0005]在一实施例中，一种具有电感电容谐振电路的半导体装置包括一第一绝缘层、一电感组件以及一电容组件。电感组件包括一线圈线段以及二延伸线段。线圈线段与延伸线段位于第一绝缘层的同一表面上，且延伸线段分别耦接在线圈线段的两端。延伸线段彼此间隔，并且相对线圈线段向外侧延伸。其中，延伸线段与线圈线段定义出一第一区域，而电容组件对应第一区域内藏式设置于第一绝缘层相对电感组件的另一表面。
[0006]综上，根据本发明的具有电感电容谐振电路的半导体装置，其可利用立体堆叠晶粒(3D stacking dies)技术整合电感电容谐振电路在半导体基板上,并对应电感组件的输入/输出部设置谐振电容器，以减少相位噪声的产生、减少内连走线(interconnect)的设置并缩小整体面积。在一些实施例中，根据本发明的具有电感电容谐振电路的半导体装置还对应电感组件的输入/输出部及/或交错部设置其他电子组件，以更进一步减少相位噪声的产生、减少内连走线(interconnect)的设置并缩小整体面积。
【附图说明】
[0007]图1是根据本发明第一实施例的具有电感电容谐振电路的半导体装置的立体图。
[0008]图2是图1的半导体装置的俯视图。
[0009]图3是图1的半导体装置的爆炸图。
[0010]图4是根据本发明第二实施例的具有电感电容谐振电路的半导体装置的立体图。
[0011]图5是图4的半导体装置的俯视图。
[0012]图6是图4的半导体装置的爆炸图。
[0013]图7是根据本发明第三实施例的具有电感电容谐振电路的半导体装置的立体图。
[0014]图8是图7的半导体装置的俯视图。
[0015]图9是图7的半导体装置的爆炸图。
[0016]图10是根据本发明第四实施例的具有电感电容谐振电路的半导体装置的立体图。
[0017]图11是图10的半导体装置的俯视图。
[0018]图12是图10的半导体装置的爆炸图。
[0019]图13是根据本发明第五实施例的具有电感电容谐振电路的半导体装置的俯视图。
[0020]图14是根据本发明第六实施例的具有电感电容谐振电路的半导体装置的立体图。
[0021]图15是图14的半导体装置的俯视图。
[0022]图16是根据本发明第七实施例的具有电感电容谐振电路的半导体装置的立体图。
[0023]图17是图16的半导体装置的俯视图。
[0024]附图标记说明:
[0025]110:绝缘层
[0026]IlOa:上层
[0027]IlOb:下层
[0028]112:绝缘层
[0029]120:区域
[0030]122:区域
[0031]130:电感组件
[0032]131:线圈线段
[0033]133:延伸线段
[0034]135:延伸线段
[0035]140:抽头线段
[0036]150:电容组件
[0037]150’:电容组件
[0038]150’’:电容组件
[0039]151:连结线段
[0040]152:连结线段
[0041]153:连结线段
[0042]154:半导体线段
[0043]155:电极线段
[0044]156:电极线段
[0045]157:电极线段
[0046]158:电极线段
[0047]159:半导体线段
[0048]170:晶体管组件
[0049]170: ”晶体管组件
[0050]171:连结线段
[0051]172:连结线段
[0052]173:半导体线段
[0053]174:半导体线段
[0054]175:电极线段
[0055]176:电极线段
[0056]177:电极线段
[0057]178:电极线段
[0058]190:导孔
[0059]191:导孔
[0060]192:导孔
[0061]194:导孔
[0062]196:导孔
[0063]198:导孔
[0064]L1:半圈导线
[0065]L2:半圈导线
[0066]L3:半圈导线
[0067]L4:半圈导线
[0068]L5 ??交错导线
[0069]L6 ??交错导线
[0070]120a:第一空区域
[0071]120b:第二空区域
[0072]179:跨接线段
【具体实施方式】
[0073]为了清楚表现各元件，于说明书附图中有时会以透明化或省略的方式呈现绝缘层，然此非对本发明的限制。并且，以下涉及到的「第一」、「第二」、「第三」及「第四」等术语，其是用以区别所指的元件，而非用以排序或限定所指元件的差异性，且亦非用以限制本发明的范围。
[0074]图1至图3为根据本发明第一实施例的具有电感电容谐振电路的半导体装置的示意图，而图4至图6为根据本发明第二实施例的具有电感电容谐振电路的半导体装置的示意图。
[0075]参照图1至图6，具有电感电容谐振电路的半导体装置包括一绝缘层110 (以下称之为第一绝缘层110)、一电感组件130以及一电容组件150。
[0076]在此，电感组件130以及电容组件150是分别由位于第一绝缘层110相对二表面上的二金属层图案化而成。换言之，电感组件130是形成在第一绝缘层110的上表面上(或上方)，而电容组件150是形成在第一绝缘层110的下表面上(或下方)。而电感组件130以及电容组件150可以用一层以上的金属层来形成。
[0077]电感组件130包括一线圈线段131以及二延伸线段133、135。其中，线圈线段131作为电感器的感应部，即用以产生电磁感应。延伸线段133、135作为输入/输出部，即用以接收或输出信号。线圈线段131以及延伸线段133位于第一绝缘层110的上表面上。延伸线段135能位于第一绝缘层110的上表面上或第一绝缘层110中。
[0078]二延伸线段133、135彼此间隔，并且分别耦接(直接衔接)在线圈线段131的两端。换言之，二延伸线段133、135直接衔接线圈线段131的两端，并从线圈线段131的两端相对线圈线段131向外侧延伸。换言之，延伸线段133、135朝向远离线圈线段131的方向延伸。
[0079]在此，二延伸线段133、135位于线圈线段131的同一侧，并且二延伸线段133、135与线圈线段131定义出一区域120 (以下称之为第一区域120)。
[0080]电容组件150则对应第一区域120内藏式设置于第一绝缘层110相对电感组件130的另一表面(即，第一绝缘层110的下表面)上。换言之，电容组件150是位于第一区域120的下方，并且与电感组件130之间间隔第一绝缘层110。
[0081]在一些实施例中，电感组件130可为平面螺旋式(spiral)或堆叠螺旋式(helical)(即，以多层金属连接成螺旋状)。在此，