回授信号Vfbl下降到小于临界值VLl时，数字信号Sd以最快频率被调升，故第一信号Val具有最快正向电压变化率dVal/dt_max，直到回授信号Vfbl上升到大于磁滞临界值VL2，第一信号Val的变化速度才回到原来的水平。在图7的实施例中，随着设定的临界值个数的增力口，图9的特性曲线将趋近于图6的特性曲线。
[0117]图10为图3A的混合式补偿电路20的另一个具体实施例，数字信号产生器22包括比较器70比较回授信号Vfbl及临界值VHl产生比较信号SB1，比较器72比较回授信号Vfbl及临界值VH2产生比较信号SB2，比较器74比较回授信号Vfbl及参考值Vrefl产生比较信号SB3，比较器76比较回授信号Vfbl及临界值VL2产生比较信号SB4，比较器78比较回授信号Vfbl及临界值VLl产生比较信号SB5，控制器80根据比较信号SB1、SB2、SB3、SB4及SB5从频率信号Clkl、Clk2、Clk3、Clk4及Clk5中选择其中一个作为频率Clk给升降计数器44，当回授信号Vfbl大于最大的临界值VHl或小于最小的临界值VLl时，控制器80选择频率最高的频率信号Clkl给升降计数器44，升降计数器44因应频率信号Clk对比较信号SB3取样，并根据取样结果调升或调降数字信号Sd —个位，当回授信号Vfbl大于最大的临界值VHl或小于最小的临界值VLl时，升降计数器44因应比较信号SBl或SB5立即或以最大频频将数字信号Sd调降至最小值或调升至最大值以加大第三信号Vcomp的扭转率，振荡器40提供具有频率f的频率信号Clkl，除频器82对频率信号Clkl除频产生具有频率f/2的频率信号Clk2，除频器84对频率信号Clk2除频产生具有频率f/4的频率信号Clk3，除频器86对频率信号Clk3除频产生具有频率m的频率信号Clk4，除频器88对频率信号Clk4除频产生具有频率f/16的频率信号Clk5。在此混合式补偿电路中，DAC24的第一信号Val的电压变化率dVal/dt对数字信号产生器22的输入电压Vfbl的特性曲线如图9所示。
[0118]图10的LPF28包括低频宽的运算放大器90具有反相输入端接收来自偏移注入器26的第二信号Va2，以及非反相输入端连接LPF28的输出端Vcomp，电阻R5及补偿电容C3串联在运算放大器90的输出端及LPF28的输出端Vcomp之间,用以稳定第三信号Vcomp,晶体管M5连接在电源端Vcc及LPF28的输出端Vcomp之间，晶体管M5的栅极连接运算放大器90的输出端，电阻R6连接在LPF28的输出端Vcomp及地端GND之间。
[0119]需说明的是:虽然图4，7，10是根据图3A的混合式补偿电路20而举例示出数个具体实施例，但显然图3B-3H所示的混合式补偿电路20a-20g也可以使用图4，7，10中的电路元件来构成，故图3B-3H的电路也当然可以具体实施，其细节不再赘述。
[0120]图11显示本发明的功效，使用图2的gm型模拟式补偿电路14产生的电源转换器的输出电压Vo和信号Vcomp分别如波形92及96所示，使用本发明的混合式补偿电路20产生的电源转换器的输出电压Vo和第三信号Vcomp分别如波形94及98所示，其几乎与使用gm型模拟式补偿电路14的效果相同，而且在时间tl所示的负载瞬时发生时，也有良好的瞬时响应，故混合式补偿电路20确实可以取代传统的模拟式补偿电路14。混合式补偿电路20可以降低频率信号Clk的频率来达成模拟式补偿电路14中大电容Cl及C2稳定信号Vcomp的功效，因此混合式补偿电路20无需使用大电容Cl及C2，可以轻易的整合到控制IC中以减少接脚数量。混合式补偿电路20为混合模拟电路及数字电路，因此相对于数字式补偿电路来说，混合式补偿电路20较简单，故占用较少的芯片面积，而且无需使用复杂DSP算法，可简化设计及降低成本。
[0121]图12A示出本发明另一实施例的混合式补偿电路120 ;图12B-12G显示本发明另外几个实施例的混合式补偿电路120a-120f，这些电路是举例说明混合式补偿电路120的变化形式。
[0122]参照图12A，混合式补偿电路120包含数字信号产生器122、加法器123、数字模拟转换器(DAC) 124、数字偏移注入器126、以及数字滤波器128，其中数字信号产生器122可视为第一极点产生器/补偿器，用以提供第一极点，数字偏移注入器126可视为零点产生器/补偿器，用以提供零点，数字滤波器128可视为第二极点产生器/补偿器，用以提供第二极点。本实施例与图3A实施例的不同处包括:零点产生器/补偿器与第二极点产生器/补偿器由数字电路来实施，且设置在DAC124的前方。不过，本实施例仅是举例；零点产生器/补偿器与第二极点产生器/补偿器并不必须都由数字电路来实施，而可以仅由其一数字电路来实施，例如但不限于可将第二极点产生器/补偿器改为模拟低通滤波器。如图12B所示，其中将图12A的数字滤波器128改换为LPF129。
[0123]回到图12A，数字信号产生器122根据参考值Vrefl及与电源转换器输出电压有关的回授信号Vfbl而产生数字信号Sd。数字偏移注入器126根据数字信号产生器122输出的另一个输出信号Sfd而产生一个可变的偏移值，此点容后说明。数字滤波器128过滤数字偏移注入器126的输出信号So (可变偏移值)而产生过滤后的偏移值Sfo，此过滤后的偏移值Sfo为输出信号So的相关信号。加法器123将数字信号Sd与过滤后的偏移值Sfo相加而产生数字信号Sdl，而DAC124将数字信号Sdl转换为信号Vcomp。
[0124]需说明的是:根据本发明，并不绝对必须产生/补偿两个极点和一个零点、亦即所产生/补偿的极点和零点数目可以改变。例如，在某些应用中，可以仅产生/补偿一个极点、或一个极点和一个零点、或两个极点。当仅需产生/补偿一个极点和一个零点时，可以省略数字滤波器128，这将成为图12C的电路。当仅需产生/补偿两个极点时，可以省略加法器123和数字偏移注入器126，这将成为图12D的电路。此外请注意数字滤波器128的位置不限于图12A所示；例如，数字滤波器128可位在加法器123的后方，如图12E所示(此例中，信号Sfdl为信号Sdl过滤后所得的信号，因此信号Sfdl可视为信号Sdl的相关信号)。
[0125]除上述安排之外，当然，所有的数字信号的相加，也可都转换为模拟信号后再相力口，例如但不限于如图12F和12G所示，将数字信号产生器122的输出信号Sd和数字偏移注入器126的输出信号So分别以DAC124，124a转换换为模拟信号后再相加；图12F和12G的差别在于LPF129的位置(图12F实施例中，LPF129的输出信号为DAC124输出信号的过滤后信号，可视为DAC124输出信号的相关信号)。
[0126]图13显示数字信号产生器122的一个具体实施例。如图所示，在本实施例中，数字信号产生器122包括一个逐次求近缓存器(SAR, Successive Approximat1n Register)模拟数字转换器(ADC, Analog to Digital Converter) 132,简称SAR-ADC,以及一个升降计数电路134。SAR-ADC132根据回授信号Vfbl及参考值Vrefl而产生升降信号U/D。升降信号U/D控制升降计数电路134以使升降计数电路134的输出信号(即数字信号Sd)对应地上升或下降。升降计数电路134根据频率信号CLK而操作。在图12A-12C与12E的实施例中，较佳但非必要地，数字偏移注入器126可选择性地回授控制频率信号CLK的频率，例如可由数字偏移注入器126来产生频率信号CLK ;或是由数字信号产生器122中的一个振荡器(未不出)来产生频率信号CLK,而由数字偏移注入器126发出信号来控制该振荡器。
[0127]SAR-ADC132另外产生一个输出信号Sfb。输出信号Sfb为对应于回授信号Vfbl的数字信号，或对应于回授信号Vfbl与参考值Vi^fl间之差值的数字信号，此点容后详细说明。
[0128]图14A-14D显示SAR-ADC132的几个具体实施例。在图14A的实施例中，参考值Vrefl为数字信号、且SAR-ADC132包含比较器144、控制器及数码产生器146、以及DAC148。比较器144将回授信号Vfbl与DAC148所产生的模拟回授信号相比较；响应于比较器144的输出信号，控制器及数码产生器146产生一个N位的数字编码(N为正整数)，并将其传送给DAC148，而DAC148产生的模拟回授信号对应于此N位数字编码。依此方式所产生的N位数字编码是一个相关于回授信号Vfbl并逐渐趋近的数字信号，因此电路称为SAR-ADC。控制器及数码产生器146另产生一个数字信号Sfb，此数字信号Sfb可与前述N位数字编码为相同或不同的信号，亦即，数字信号Sfb可为N位或其它任意位数，且可与该N位数字编码采用相同或不同的表示格式。在其中一个实施例中，数字信号Sfb也对应于回授信号Vfbl，或可视为回授信号Vfbl的数字表示形式。通过比较器144、控制器及数码产生器146以及DAC148所形成的回授回路，数字信号Sfb可逐渐趋近而以数字形式精确表示回授信号Vfbl0此外，控制器及数码产生器146另接收参考值Vrefl，并根据回授信号Vfbl与参考值Vrefl间的比较结果而产生升降信号U/D。详言之，由于参考值Vrefl为数字信号，且N位数字编码与数字信号Sfb皆为回授信号Vfbl的数字表示形式，因此上述“回授信号Vfbl与参考值Vrefl间的比较”可将参考值Vrefl与N位数字编码或数字信号Sfb的任一者以数字方式比较，例如相减。当回授信号Vfbl大于参考值Vrefl时，即，当N位数字编码或数字信号Sfb大于参考值Vrefl时，升降信号U/D指示升降计数电路134增加数字信号Sd (例如增加数字I)。当回授信号Vfbl小于参考值Vrefl时，即，当N位数字编码或数字信号Sfb小于参考值Vrefl时，升降信号U/D指示升降计数电路134降低位信号Sd (例如降低数字I)。
[0129]在另一个实施例中，数字信号Sfb对应于回授信号Vfbl与参考值Vrefl之差，且可视为回授信号Vfbl与参考值Vrefl之差的数字表示形式。类似地，由于参考值Vrefl为数字信号，且N位数字编码为回授信号Vfbl的数字表示形式，因此上述“回授信号Vfbl与参考值Vrefl间的差”可将参考值Vrefl与N位数字编码以数字方式比较,例如相减。或是，数字信号Sfb可为该差值的一个数字编码。电路的其它部分与前述“数字信号Sfb对应于回授信号Vfbl”的实施例相似。
[0130]在图14B实施例中，参考值Vrefl为数字信号，并输入DAC148作为初始数字。类似地，数字信号Sfb可以对应于回授信号Vfbl或对应于回授信号Vfbl与参考值Vrefl之差(即，数字信号Sfb可为回授信号Vfbl的数字表示形式或回授信号Vfbl与参考值Vrefl之差的数字表示形式)。电路的其它部分与图14A实施例相似。
[0131]在图14C实施例中，参考值Vrefl为模拟信号，且SAR-ADC132包含误差放大器141、比较器142、控制器及数码产生器146、及DAC148。误差放大器141比较回授信号Vfbl与参考值Vrefl而产生误差放大讯号。比较器142、控制器及数码产生器146及DAC148构成SAR，其操作方式相似于图14A的实施例，但数字信号Sfb为回授信号Vfbl与参考值Vrefl之差的数字表示形式。
[0132]在图14D实施例中，参考值Vrefl为模拟信号，且SAR-ADC132包含两比较器143与144、控制器及数码产生器146、及DAC148。比较器143将DAC148所产生的模拟回授信号与参考值Vrefl比较，并将比较结果输入控制器及数码产生器146。本实施例与图14A的实施例相似，但控制器及数码产生器146是接收比较器143的输出信号而非数字的参考值Vrefl0
[0133]图15示出升降计数电路134的实施例。升降计数电路134包含控制器152与升降计数器154。控制器152受控于升降信号U/D，并操作于频率信号CLK所决定的频率。控制器152与升降计数器154之间的关系和控制器42与升降计数器44之间的关系相似，因此不重复赘述于此。
[0134]图16A示出数字偏移注入器126的一个实施例。如前所述，数字偏移注入器126的作用是提供一个可变偏移值，以作为零点产生器/补偿器，且该可变偏移值相关于回授信号Vf