采样保持电路206输出的数字信号可以直接去控制PWM信号，调节PWM信号的占空比，经环路的负反馈达到稳定输出电流的目的。所述计数信号采样保持电路206输出的数字信号也可以先转换成模拟信号，再去控制PWM信号，调节PWM信号的占空比，经环路的负反馈达到稳定输出电流的目的。
[0051]第二实施例
[0052]图2中由于使用两个第一电容C21、第二电容C22，涉和到电路匹配的问题，因此，本实施例中使用一个电容C31替代第一电容C21和第二电容C22。并且，使用一个误差放大器401替代第一定时电流产生电路11和第二定时电流产生电路12，所述误差放大器401
一般为跨导型误差放大器。
[0053]图5是本发明第二实施例中误差放大装置电路结构示意图。如图5所示，所述误差放大器单兀包括:误差放大器401、电容C31、第一开关403、第一比较器201、第二开关404和第二比较器203。
[0054]其中，误差放大器401的两个输入端分别连接基准电压Vref和输出电流采样信号，误差放大器401的输出端连接第一比较器201的正输入端和第二比较器203的正输入端，第一比较器201的负输入端连接一第三参考电压VC，第一比较器201的输出端连接第一脉冲发生电路202的输入端，第一脉冲发生电路202的输出端连接加减法计数器205的一输入端，第一脉冲发生电路202输出的脉冲信号控制第一开关403的通断；第二比较器203的负输入端连接一第四参考电压VD，第二比较器203的输出端连接第二脉冲发生电路204的输入端，第二脉冲发生电路204的输出端连接加减法计数器205的另一输入端，第二脉冲发生电路204输出的脉冲信号控制第二开关404的通断；电容C31 —端连接所述误差放大器401的输出端，另一端接地。
[0055]当误差放大器401的正输入端输入电压大于负输入端输入电压，电容C31充电，当充电电压超过第三参考电压VC时，产生一个第一脉冲CK1，第一脉冲CK1使得第一开关403导通，电容C31的电位被强拉到1/2*(VC+VD);当误差放大器401的正输入端输入电压小于负输入端输入电压，电容C31放电，当放电电压低于第四参考电压VD时，产生一个第二脉冲CK2，第二脉冲CK2使得第二开关404导通，电容C31的电位被强拉到1/2*(VC+VD);第一开关403和第二开关404可以共用。
[0056]由于第一脉冲CK1脉冲对应的电容C31充电的电压差值为1/2*(VC_VD)，第二脉冲CK2脉冲对应的电容C31放电的电压差值也为1/2*(VC-VD)，即变化的差值相同，则如果在一个交流半周，第一脉冲CK1和第二脉冲CK2计数值相同，就表示了电容C31充电和放电是相同的，由此可知误差放大器的正输入端和负输入端电压相同，也即实现了误差放大器的作用。
[0057]第三实施例
[0058]图6是本发明第三实施例误差放大装置电路结构示意图。如图6所示，本实施例是在图5的基础上合并第一脉冲发生电路和第二脉冲发生电路，即采用一个第三脉冲发生电路503。第二比较器502的输入端通过选择开关连接电容C31、VC、VD，第一比较器501得到第一开关选择信号S1和第二开关选择信号S2 ;第一开关选择信号S1也控制第三脉冲发生电路503，第三脉冲发生电路503产生第一脉冲CK1和第二脉冲CK2。
[0059]具体而言，所述误差放大器单元包括:误差放大器401、电容C31、开关403、第一比较器501、第二比较器502、选择开关601、602、603、604，反相器504。其中，误差放大器401的两个输入端分别连接基准电压Vref和输出电流采样信号；第一比较器501的正输入端连接第五参考电压1/2* (VC+VD)，负输入端连接误差放大器401的输出端，输出端连接第三脉冲发生电路503的输入端和反相器504 ;第二比较器502的正输入端通过选择开关601、602连接电容C31或VD，负输入端通过选择开关603、604连接电容C31或VC，输出端连接第三脉冲发生电路503的输入端；第三脉冲发生电路503的输出端连接加减法计数器205的输入端，第三脉冲发生电路503输出的脉冲信号控制开关403的通断。
[0060]当误差放大器401的正输入端输入电压大于负输入端输入电压，电容C31充电，当充电电压超过1/2* (VC+VD)时，第一比较器501输出第一开关选择信号S1，第一开关选择信号S1控制选择开关601、604闭合，使得比较器502的正输入端连接电容C31、负输入端连接第三参考电压VC，同时，第一开关选择信号S1控制第三脉冲发生电路503，当充电电压超过第三参考电压VC时，产生一个第一脉冲CK1，第一脉冲CK1使得开关403导通，电容C31的电位被强拉到1/2*(VC+VD)。
[0061]当误差放大器401的正输入端输入电压小于负输入端输入电压，电容C31放电，当放电电压低于1/2* (VC+VD)时，第一比较器501输出第二开关选择信号S2，第二开关选择信号S2控制选择开关602、603闭合，使得第二比较器502的正输入端连接第四参考电压VD、负输入端连接电容C31，当放电电压小于VD时，产生一个第二脉冲CK2，第二脉冲CK2使得开关403导通，电容C31的电位被强拉到1/2*(VC+VD)。
[0062]由于第一脉冲CK1脉冲对应的电容C31充电的电压差值为1/2*(VC_VD)，第二脉冲CK2脉冲对应的电容C31放电的电压差值也为1/2*(VC-VD)，即变化的差值相同，则如果在一个交流半周，第一脉冲CK1和第二脉冲CK2计数值相同，就表示了电容C31充电和放电是相同的，由此可知误差放大器的正输入端和负输入端电压相同，也即实现了误差放大器的作用。其中，所述第一脉冲CK1、第二脉冲CK2的作用与图2、图4相同，此处不再赘述。
[0063]第四实施例
[0064]本实施例提供一种驱动电路，包括误差放大装置701，所述误差放大装置701可以采用上述任一实施例所描述的结构实现。
[0065]具体如图7所示，所述驱动电路主要包括:AC输入整流电路101、交流输入源102、输入电容Cin、电感L1、功率开关Ml、采样电阻Rs、续流二极管D1、输出电容Cbulk、输出电流采样电路208，误差放大装置701、PWM信号产生电路113。
[0066]其中，AC输入整流电路101接收交流输入源102的交流输入电压并对其整流；输入电容Cin的一端连接输入电压接入端Vin，其另一端接地；功率开关Ml的源端连接输入电压接入端Vin，其漏端连接采样电阻Rs的一端，其栅端接收PWM信号产生电路113的驱动信号；电感L1的一端连接采样电阻Rs的另一端，电感L1的另一端连接输出电容Cbulk的一端；续流二极管D1的阴极连接采样电阻Rs的一端，其阳极连接输出电容Cbulk的另一端；输出电容Cbulk用于与负载并联，例如与LED负载并联；采样电阻Rs采样输出电流，以驱动功率开关Ml ;所述误差放大装置701的输入端连接所述输出电流采样电路208，其输出端连接所述PWM信号产生电路113。
[0067]需要说明的是，本发明不仅可以运用在闭环恒流控制电路中减小补偿电容，还能运用在闭环恒压控制电路中减小补偿电容，和运用在闭环恒功率控制电路中减小补偿电容，均可实现将补偿电容内置到芯片内部的目的，以简化外围线路、提高电路的可靠性。
[0068]本发明误差放大装置电路结构可以运用在各种电源拓扑结构中，包括而不限于降压结构、升压结构、反激结构、升降压结构等，在运用时，直接将本发明的误差放大器结构替换原先电路的误差放大器结构即可，故此处不再一一说明。
[0069]本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言，由于与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
[0070]上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
【主权项】
1.一种误差放大装置，其特征在于，包括: 误差放大器单元； 脉冲发生电路，连接所述误差放大器单元，并根据所述误差放大器单元的输出电压产生第一脉冲和第二脉冲； 计数器，连接所述脉冲发生电路，并对第一脉冲和第二脉冲进行计数； 计数信号采样保持电路，连接所述计数器和一与输入交流整流波形同步的间隔固定时间采样信号，所述间隔固定时间采样信号控制所述计数信号采样保持电路间隔固定时间对所述计数器的计数值采样。2.如权利要求1所述的误差放大装置，其特征在于，所述脉冲发生电路包括产生所述第一脉冲的第一脉冲发生电路和产生所述第二脉冲的第二脉冲发生电路。3.如权利要求2所述的误差放大装置，其特征在于，所述误差放大器单元包括:第一定时电流产生电路、第一电容、第一开关、第一比较器、第二定时电流产生电路、第二电容、第二开关和第二比较器； 所述第一比较器的正输入端连接所述第一定时电流产生电路、第一电容的一端