为寄生二极管的二极管35，存在于充电控制FET34的漏极端子一源极端子之间；动作稳定化用电阻36，连接在充电控制FET34的源极端子与栅极端子之间，使充电控制FET34的源极端子与栅极端子之间的电位差电平稳定化而实现充电控制FET34的动作的稳定化；以及保护二极管PD，连接在动作稳定化用电阻36与蓄电池模组32的低电位侧电源端子12之间，用于对电路进行保护以避免受到放电切断时的由反电动势引起的反向电压的损害。
[0078]这里，充电控制FET34是由于源极端子与低电位侧电源端子12连接而有可能源极端子的电位相对于电源电位变动的N沟道MOSFET。
[0079]进而，电池模块13具备:放电控制FET(放电控制N沟道M0SFET)37，源极端子与蓄电池模组32的负侧连接，漏极端子与充电控制FET34的漏极端子连接;作为寄生二极管的二极管38，存在于放电控制FET37的漏极端子一源极端子之间；动作稳定化用电阻39，连接在放电控制FET37的源极端子与栅极端子之间，使放电控制FET37的源极端子与栅极端子之间的电位差电平稳定化而实现放电控制FET37的动作的稳定化;驱动控制部40A，进行充电控制FET34以及放电控制FET37的驱动控制;控制电路41，控制电池模块13整体；以及过电压保护用的缓冲电路42，与充电控制FET34以及放电控制FET37并联连接。
[0080]关于上述结构，在图4中，为了容易理解而将充电控制FET34以及放电控制FET37分别各图示出1个元件。但是，实际上，与第1实施方式的情况同样地，充电控制FET34以及放电控制FET37如后述那样(参照图5)，分别成为将多个N沟道MOSFET并联连接的结构。因而，二极管35以及二极管38分别存在多个，动作稳定化用电阻36以及动作稳定化用电阻39实际上也分别设有多个。
[0081 ] 此外，实施方式的例子的情况下，当充电控制FET34以及放电控$ijFET37切断时，对由于动作定时的偏差而最后成为导通状态的一个FET，施加串联连接的全部的蓄电池单元31的电压，也流过电流。
[0082]因而，各FET34、37构成为具有如下的耐电压特性以及耐电流特性，S卩:用一个FET流过在并联连接及串联连接的全部FET34、37中流动的电流。
[0083]驱动控制部40A具备:恒压电路51，以蓄电池模组32的低电位侧电源端子12的电位电平将具有规定的恒压的驱动电力(驱动电源)向FET驱动器53供给;电平移位电路52，基于从控制电路41输入的电源电位电平基准的充电控制信号SC进行电平移位动作，将FET34的源极电位电平基准的充电控制信号SSC生成并输出；FET驱动器53，基于从电平移位电路52输入的FET34的源极电位电平基准的充电控制信号SSC，将驱动充电控制FET34的FET34的源极电位电平基准的充电驱动控制信号SDC生成并输出；恒压电路51A，以电源电位电平基准将具有规定的恒压的驱动电力(驱动电源)向FET驱动器55供给；以及FET驱动器55，基于从控制电路41输入的电源电位电平基准的放电控制信号SD，将驱动放电控制FET37的电源电位电平基准的放电驱动控制信号SDD生成并输出。
[0084]图5是第2实施方式的详细电路说明图。
[0085]恒压电路51如图5所示，大体具备:恒压生成部61，以FET34的源极电位电平基准生成恒压电源;齐纳二极管ZD1，与恒压生成部61并联连接，用于将恒压生成部61的输出电压箝位为所希望的恒压；以及旁路电容BC，与齐纳二极管ZD1并联连接，进行基于源极电位变动的电压变动的缓和、和栅极信号切换时的电压变动缓和。
[0086]恒压生成部61具备:晶体管Q11，集电极端子经由二极管D而与蓄电池模组32的高电位侧连接，利用电阻R51构成为射极跟随(集电极接地)电路；以及齐纳二极管ZD2，阴极端子与晶体管Q11的基极端子连接，阳极端子被设为源极电位电平，使晶体管Q11的基极电压稳定化。
[0087]通过上述结构，由恒压电路51生成的源极电位电平基准的恒压电源PS被供给到电平移位电路52。
[0088]恒压电路51A大体具备:恒压生成部61A，以电源电位电平基准生成恒压电源;齐纳二极管ZD1A，与恒压生成部61A并联连接，用于将恒压生成部61A的输出电压箝位为所希望的恒压；以及旁路电容BCA，与齐纳二极管ZD1A并联连接，进行基于源极电位变动的电压变动的缓和、和栅极信号切换时的电压变动缓和。
[0089]恒压生成部61A具备:晶体管Q11A，集电极端子经由二极管DA而与蓄电池模组32的高电位侧连接，利用电阻R51A构成为射极跟随(集电极接地)电路；以及齐纳二极管ZD2A，阴极端子与晶体管Q11A的基极端子连接，阳极端子被设为源极电位电平，使晶体管Q11A的基极电压稳定化。
[0090]通过上述结构，由恒压电路51A生成的电源电位电平基准的恒压电源PSA被供给到FET驱动器55。
[0091]接下来对电平移位电路52进行说明。
[0092]电平移位电路52具备:倒相器INV，在输入端子被输入电源电位电平基准的充电控制信号SC，将充电控制信号SC反转输出；电阻R11、R12，在向倒相器INV输入指示充电的充电控制信号SC( = “H”)且倒相器INV的输出成为“L”电平(接地电平)的情况下，作为将高电位侧电源VDD的电压进行分压的分压电路而发挥功能；晶体管Q1，基极端子被施加由电阻R11以及电阻R12分压后的高电位侧电源VDD的电压而成为导通状态；以及电阻R21、R22，在晶体管Q1成为导通状态的情况下，作为将高电位侧电源VDD的电压以规定分压比进行分压的分压电路而发挥功能。
[0093]该情况下，高电位侧电源VDD利用未图示的恒压电源电路，基于从蓄电池模组32供给的电力而被生成。例如，高电位侧电源VDD的电压被设为3.3 [ V]。
[0094]进而，电平移位电路52具备:晶体管Q2，基极端子被施加由电阻R21以及电阻R22分压后的高电位侧电源VDD的电压而成为导通状态；电阻R31、R32，在晶体管Q2成为导通状态的情况下，作为将从恒压电路51供给的恒压电源PS的电压以规定分压比进行分压的分压电路而发挥功能；晶体管Q3，基极端子被施加由电阻R31以及电阻R32分压后的恒压电源PS的电压而成为导通状态；以及电阻R41、R42，在晶体管Q3成为导通状态的情况下，作为将从恒压电路51供给的恒压电源PS的电压以规定分压比进行分压并作为充电控制信号SSC输出的分压电路而发挥功能。
[0095]并且，FET驱动器53的输入端子IN被从电平移位电路52输入充电控制信号SSC，从输出端子OUT将FET34 — 1?34 — η的源极电位电平基准的充电驱动控制信号SDC，经由防止该充电驱动控制信号(FET栅极信号)SDC的振动的阻尼电阻RD11，向充电控制FET34 — 1?34一η输出。
[0096]同样地，FET驱动器55的输入端子IΝ被从控制电路41输入电源电位电平基准的放电控制信号SD，从输出端子OUT将电源电位电平基准的放电驱动控制信号SDD，经由防止该充电驱动控制信号(FET栅极信号)SDD的振动的阻尼电阻RD12向放电控制FET37 — 1?37 — η输出。
[0097]此外，在蓄电池模组32的低电位侧，连接有:η个放电控制F Ε Τ (充电控制Ν沟道M0SFET)37 — 1?37 — η，源极端子被连接;作为寄生二极管的二极管38 — 1?38 — η，存在于放电控制FET37 — 1?37 — η的各自的漏极端子一源极端子之间；以及动作稳定化用电阻39 — 1?39 —η，连接在放电控制FET37 — 1?37—η的各自的源极端子与栅极端子之间，使充电控制FET37 — 1?37 — η的源极端子与栅极端子之间的电位差电平稳定化而实现放电控制FET37 — 1?37—η的动作的稳定化。
[0098]此外，在各个放电控制FET37 — 1?37 — η，连接有:充电控制FET(充电控制Ν沟道M0SFET)34— 1?34 — η，漏极端子与放电控制FET37 — 1?37 — η的漏极端子连接;作为寄生二极管的二极管35 — 1?35 — η，存在于充电控制FET34 — 1?34—η的各自的漏极端子一源极端子；以及动作稳定化用电阻36 — 1?36 — η，经由对电路进行保护以避免受到来自低电位侧电源端子12的反向电压的损害的保护二极管Η)，连接在充电控制FET34 — 1?34 — η的源极端子与栅极端子之间，使充电控制FET34 — 1?34 — η的源极端子与栅极端子之间的电位差电平稳定化而实现充电控制FET34 — 1?34—η的动作的稳定化。
[0099]缓冲电路42具备在充电时电流以及放电时电流的双方向上为了防止过电压而将阳极端子共通连接并被串联连接、作为浪涌吸收二极管而发挥功能的TVS 二极管ZD11以及TVS二极管ZD12。本实施方式中，作为浪涌吸收二