，通过将上述控制信号的占空比在现有的基础上降低一个设定的比例，例如，在现有占空比的基础上减少10%，从而使得该原边的平均电流减少。如果该DCDC变换单元需要加大其变压器原边的电流值，则将上述控制信号的占空比在现有的基础上提高(加宽)一个设定的比例，例如，在现有占空比的基础上增加5%，从而使得该原边的平均电流增加。
[0025]在本实施例中，发送第一寄存器中的数据位时，为了读写时序的同步，首先发送的是设定数量的时钟脉冲，然后才是按照上述顺序逐位发送的第一寄存器数据。因此，在接收时，首先接收的是上述的时钟脉冲，其使得读写的时序同步，然后接收发送到均流端(在本实施例中，多个DCDC变换单元的均流端在变压器原边是连接在一起的)上的上述数据。按照第一寄存器中数据发送时的顺序存入第二寄存器。
[0026]上述均流信号输出端、均流信号输入端和控制信号输出端分别是均流控制单元的一个I/O端口，其被定义为专用于输出、输入上述数字信号值(即均流信号)或输出控制信号;在均流信号输出端先输出时钟脉冲是为了使得其他DCDC变换单元的均流控制单元在读取其上的数据时，能够使得其读写时序同步，从而实现数据的准确读取。而在输出上述数字信号值时，是由该数字信号值的高位到低位的顺序输出。此外，当第一寄存器中数据位为O时，其输出在均流总线上对应的电平为高电平;而当其数据位为I时，在上述均流总线上对应的电平为高电平；为实现这一设定，在均流信号输出端的端口上并接一个开关器件，例如，MOS管，该MOS管的漏极与均流信号输出端的端口连接，其源极接地，通过该端口输出的数据位(脉冲信号)连接到该MOS管的栅极，使其在数据位为I时，将均流信号输出端拉倒地电位，实现了上述逻辑电平的转换。此外，在数字隔离单元中与变压器原边连接的端口中，与均流信号输出端对应的端口和与均流信号输入端对应的端口是通过跨接在所述不同的对应的端口上的二极管实现电连接的；其中，该二极管的正极连接在与均流信号输入端口对应的端口上。请参见图2中的OUTA和INB两个端口的连接方式。
[0027]总之，在本实施例中，一个DCDC变换单元中各部件的连接关系请参见图2。采样模块串接在该DCDC变换单元的直流输出端和负载的连接回路中，取得该回路上的当前电流采样值，并将该值传输到与其连接模数转换模块;在图2中，上述采样模块包括串接在该DCDC变换单元的输出回路中的Rcs，将其两端取得的电压值送到模数转换模块，将其差值除以Rcs的电阻值(该值是已知的)，就能得到该DCDC变换单元当前输出到负载的模拟电流值，而均流控制单元将得到的当前电流采样值转换为设定格式的数字信号值，得到上述数字信号后，将其存储在该DCDC变换单元中的第一寄存器中。然后通过数字隔离单元逐位发送上述第一寄存器中的数据，数字隔离模块将接收到的数字信号经过光电或磁隔离后输送到该DCDC转换器的均流控制端。由于在上述多个DCDC变换单元的变压器原边，其每个DCDC变换单元的均流控制端都是通过均流总线连接在一起的。因此，当上述一个DCDC变换单元开始发送数据到其均流端时，实际上也就发送到了上述均流总线。同时，均流控制单元也通过上述数字隔离单元接收均流总线上的数据。
[0028]换句话说，当电源系统开始工作时，对电流进行采样和ADC转化并存于指定寄存器中(寄存器通常是8位或者其倍数)，同时在均流总线上面先发出时钟同步信号，然后发送均流数据值。以两个DCDC变换单元为例说明上述均流信号的发送和接收过程，更多的DCDC变换单元的情况是以此类推的。开始发送时，每个DCDC变换单元首先在均流总线上面放置其数字信号值的最高有效位(MSB)，并接收均流总线上的数据值，然后，该DCDC变换单元判断其均流信号输出端和均流信号输入端上的数据值是否相同，如相同，则该DCDC变换单元继续发送其第一存储器中的数据位;如不相同，则该DCDC变换单元不再发送其第一寄存器中的数据位;不管两个端口上的数据位是否相同，均流信号输入端口都会继续接收数据，也会继续将接收到的数据存储在其第二寄存器中。如果两个DCDC变换单元的MSB相同，则两个DCDC转换单元都会继续发送其第一寄存器中的第二高位的数据，然后再重复上述判断，以此类推，直到一个DCDC变换单元中的第一寄存器中的数据发送完成。在本实施例中，均流总线上面的低电平表示传输的数据位的值是I，高电平表示数据位的值O。只要其中一个DCDC单元的最高有效位让总线变成了低电平，其它的DCDC单元最高有效位为数字O的就发送不出来数据或者说是虽然发送了，但是均流总线上不会体现出该数据，于是在其均流信号输入端接收到的数据就与其均流信号输出端的数据不同，于是，该DCDC变换单元停止发送其第一寄存器中的数据并保存均流总线数据至其第二寄存器中。然后从机改变电源内部的参考电压，使输出电压上升，试图增加输出电流。
[0029]本发明还涉及一种实现上述方法的装置，其结构如图4所示，在图4中该装置包括当前负载电流取得模块1、寄存器存储模块2以及寄存器比较模块3;其中，当前负载电流取得模块I用于分别由所述多个DCDC变换单元的直流输出端上取得其当前输出的模拟电流值，并将其传输到该DCDC变换单元的均流控制单元;寄存器存储模块3用于将接收到的模拟电流值转换为数字信号值，并将该数字信号值存储在该均流控制单元中的第一寄存器中；逐位将所述第一寄存器中的数据通过均流信号输出端口发送到均流总线上;通过均流信号输入端口逐位接收所述均流总线上的数据，将其存储在该均流控制单元中的第二寄存器中；寄存器比较模块3用于比较所述第一寄存器和第二寄存器中的数值，如相等，则使该DCDC变换单元的原边电流减小;如不相等，使该DCDC变换单元的原边电流加大;在本实施例中，所述使该DCDC变换单元的原边电流减小进一步包括:将输出到该DCDC变换单元原边开关器件控制端的控制信号的占空比减少设定步长，并通过所述数字隔离单元的一对对应端口输出到所述控制端；所述使该DCDC变换单元的原边电流增加进一步包括:将输出到该DCDC变换单元原边开关器件控制端的控制信号的占空比增加设定步长，并通过所述数字隔离单元的一对对应端口输出到所述控制端。
[0030]其中，一个DCDC变换单元的均流信号输入端口和均流信号输出端口分别连接在不同的数字隔离单元端口上，并分别通过所述数字隔离单元的一对对应的端口传输到所述变压器原边，不同的对应端口在变压器原边电连接，形成该DCDC变换单元的均流端;所述多个DCDC变换单元的均流端在变压器原边连接在一起形成均流总线。所述第一寄存器中数据位为O时，其输出在所述均流总线上对应的电平为高电平;所述不同的对应端口在变压器原边电连接是通过跨接在所述不同的对应的端口上的二极管实现的；其中，所述二极管的正极连接在与所述均流信号输入端口对应的端口上。
[0031]更进一步地，所述寄存器存储模块2中进一步包括:输入输出电平比较模块21用于比较均流信号输出端口的当前发送数据位的电平和均流信号输入端口的当前接收数据位的电平是否相同，如相同，继续发送所述第一寄存器中的数据;如不相同，停止发送所述第一寄存器中的数据。
[0032]在本发明中，上述DC/DC变换器原边可以是正激、推挽、半桥或全桥变换电路，变换器副边为典型的全波整流电路。电流采样模块和模数转换模块主要是对输出电流采集差分放大，经ADC转化器，把模拟的电流信号转化为数字信号，然后将数字信号送至数字隔离器输出，这样就实现的电流信号由副边到原边的传输。数字均流总线的时钟信号和数据信号是包含在一起的。在多机并联时，均流总线先同步总线时序，输出电流大的电源占用均流总线，把均流总线拉至低电平(逻辑O)发送数据。其它的电源接受