专利名称：电源时序控制电路的制作方法
技术领域：
本实用新型涉及电子技术领域，尤指一种电源时序控制电路。
背景技术：
随着电子技术日新月异的发展，业界对使用的电源也提出了各种各样的要求，例如在单板的电源供应上，经常会遇到双电源上电时序需要得到控制的要求，即要求双电源中的一路电源延迟另外一路电源输出。
为了满足该要求，现有技术采用一种专用的时序控制芯片来实现，虽然使用该时序控制芯片能够实现控制上电时序的目的，但是由于该时序控制芯片制造成本高，工序复杂，不适应大面积推广使用。
技术内容本实用新型提供一种低成本的电源时序控制电路，以解决现有技术中存在的制造成本高、工序复杂问题。
本实用新型的技术方案是一种电源时序控制电路，该控制电路将该电源时序的输出延迟于基准电源，其中该控制回路包含有P沟道MOS管，该P沟道MOS管串联连接在所述电源时序的输出端，经其漏极输出，该P沟道MOS管的源极和地之间连接有串联连接的第一电阻、第二电阻，而所述基准电源和地之间连接有串联连接的第三电阻、第四电阻；在该第一电阻和第二电阻之间、该第三电阻和第四电阻之间，分别连接有比较器的正负输入端，该比较器的输出端和该P沟道MOS管的栅极相连，在该P沟道MOS管的源极和栅极之间还并联有分流电阻。
所述的第四电阻两端并联有一电容，该电容和第四电阻形成一个延时电路。
本实用新型通过将P沟道MOS管串联在电源时序的输出主回路中，并合理的选择其他元器件的参数，从而获得所需的延迟时间参数，这样便可以实现该电源时序的输出延迟于基准电源时序。本实用新型提供的电源时序控制电路，结构简单，成本低廉，延时效果良好，是一种经济实惠的、低成本的时序控制电路。
图1为本实用新型实施例电源时序控制的电路图；图2为本实用新型另一实施例电源时序控制的电路图。
具体实施方式
为能使贵审查员清楚本实用新型的结构组成，以及整体运作方式，兹配合图式说明如下在单板电源设计过程中经常会遇到双电源(即下述的待延时电源Vin1、基准电源Vin2)上电时序的需求，此时，两路电源可能同时或先后输入，需要将其中任意一路电源的时序延迟于另一路电源一定的时间间隔。
本实用新型实施例所述的一种电源时序控制电路，如图1所示，该控制回路包含有P沟道MOS管Q，该P沟道MOS管Q串联连接在所述电源时序Vin1的输出端，经其漏极D输出，该P沟道MOS管Q的源极S和地之间连接有串联连接的第一电阻R1、第二电阻R2，而所述基准电源Vin2和地之间连接有串联连接的第三电阻R3、第四电阻R4；在该第一电阻R1和第二电阻R2之间、该第三电阻R3和第四电阻R4之间，分别连接有比较器U的正负输入端，该比较器U的输出端和该P沟道MOS管Q的栅极G相连，在该P沟道MOS管的源极S和栅极G之间还并联有分流电阻R5。
本实施例电源时序控制电路的关键点首先在于合理的选择比较器U，要求比较器U有足够的输出驱动能力用来驱动P沟道MOS管Q；其次在于合理的选择分压电阻，即第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4的阻值就可以满足不同的时序要求。
本实施例电源时序控制电路的具体工作过程如下将P沟道MOS管Q串联在待延时电源Vin1的输出回路上，即将P沟道MOS管Q的源极S和待延时电源Vin1的输出端相连，将其漏极D和单板负载相连，将基准电源Vin2连接在第三电阻R3的一端，此时待延时电源的电压Vin1和基准电源的Vin2分别经过第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4的分压后，再分别输入比较器U的正极和负极，当比较器U负极的输入电压高于正极的输入电压时，比较器U输出低电平，驱动P沟道MOS管Q，P沟道MOS管Q导通，从而使该待延时电源输出，实现该待延时电源时序延迟于基准电源时序上电的目的。
当然，可以在电路中增加一个用于控制延迟时间的电容器C，从而有效的控制上电延迟，具体电路如图2所示，在电路中增加一个RC延时电路，当Vin2输入后，首先对电容C进行充电，比较器U的负极仍旧保持低电平，电容C充电完成后，比较器U负极电压上升，比较器U输出低电平，从而驱动P沟道MOS管Q导通。此时其延迟时间由电容C1、R3/R4的时间常数决定，这样可以通过合理的选择电容C以及R3，R4的参数，便可以实现对所需延迟时间的控制。
权利要求1.一种电源时序控制电路，其特征在于该控制回路包含有P沟道MOS管，该P沟道MOS管串联连接在所述电源时序的输出端，经其漏极输出，该P沟道MOS管的源极和地之间连接有串联连接的第一电阻、第二电阻，而所述基准电源和地之间连接有串联连接的第三电阻、第四电阻；在该第一电阻和第二电阻之间、该第三电阻和第四电阻之间，分别连接有比较器的正负输入端，该比较器的输出端和该P沟道MOS管的栅极相连，在该P沟道MOS管的源极和栅极之间还并联有分流电阻。
2.如权利要求1所述一种电源时序控制电路，其特征在于所述的第四电阻两端并联有一电容，该电容和第四电阻形成一个延时电路。
3.如权利要求1或2所述一种电源时序控制电路，其特征在于所述的比较器为电压比较器。
专利摘要本实用新型提供一种低成本的电源时序控制电路，包含有P沟道MOS管，该P沟道MOS管串联连接在所述电源时序的输出端，经其漏极输出，该P沟道MOS管的源极和地之间连接有串联连接的第一电阻、第二电阻，而所述基准电源和地之间连接有串联连接的第三电阻、第四电阻；在该第一电阻和第二电阻之间、该第三电阻和第四电阻之间，分别连接有比较器的正负输入端，该比较器的输出端和该P沟道MOS管的栅极相连，在该P沟道MOS管的源极和栅极之间还并联有分流电阻。本实用新型提供的电源时序控制电路，结构简单，成本低廉，延时效果良好，是一种经济实惠的、低成本的时序控制电路。
文档编号H03K17/28GK2657290SQ0320747
公开日2004年11月17日 申请日期2003年8月19日 优先权日2003年8月19日
发明者秦桂林, 冉好思 申请人:华为技术有限公司