电源时序控制电路的制作方法
【专利摘要】一种电源时序控制电路，包括控制电路、若干电压输出电路及显示电路。该控制电路用于按预设的上电时序间隔输出若干上电控制信号以及按预设的掉电时序间隔输出若干掉电控制信号。若干电压输出电路用于接收来自控制电路的上电控制信号及掉电控制信号，并在接收到上电控制信号时输出电压以及在接收到掉电控制信号时停止输出电压。该显示电路与控制电路相连，所述控制电路还用于侦测电压输出电路所输出的电压值及电流值，并将若干上电控制信号之间的时序、若干掉电控制信号之间的时序、侦测得到的电压值以及电流值通过显示电路进行显示。上述电源时序控制电路可调整所输出的各电压之间的时序。
【专利说明】电源时序控制电路【技术领域】
[0001 ] 本发明涉及一种电源时序控制电路。
【背景技术】
[0002]电源设计工程师在设计可输出多个电压的电源时，对于多个电压之间的上电时序及掉电时序时很难控制。现在的做法一般是通过复杂的大型设备对电源的上电时序及掉电时序进行测试，成本较高。
【发明内容】
[0003]鉴于以上内容，有必要提供一种成本较低的电源时序控制电路。
[0004]一种电源时序控制电路，包括:
一控制电路，用于按预设的上电时序间隔输出若干上电控制信号以及按预设的掉电时序间隔输出若干掉电控制信号；
若干电压输出电路，用于接收来自控制电路的上电控制信号，并在接收到一上电控制信号时输出电压；该若干电压输出电路还用于接收来自控制电路的掉电控制信号，并在接收到一掉电控制信号时停止输出电压；及
一显示电路，与控制电路相连，所述控制电路还用于侦测电压输出电路所输出的电压值及电流值，并将若干上 电控制信号之间的上电时序、若干掉电控制信号之间的掉电时序、侦测得到的电压值以及电流值通过显示电路进行显示。
[0005]上述电源时序控制电路通过不断的调整各电压的上电时序及掉电时序，并判断后端电路是否能正常工作即可得到后端电路所需的正常工作时序。
【专利附图】
【附图说明】
[0006]图1是本发明电源时序控制电路的较佳实施方式的方框图。
[0007]图2-图9是图1中电源时序控制电路的具体电路图。
[0008]主要元件符号说明 _
控制电路I ?ο
电压输出电路 11-13 ~
显示电路__
单片机Ul —
芯片U2 - U14
电阻Fl-R81
电容C1-C41
电感_L1-L3
场效应管IQ1-Q3 ~
如下【具体实施方式】将结合上述附图进一步说明本发明。
【具体实施方式】[0009]下面结合附图及较佳实施方式对本发明作进一步详细描述:
请参考图1，本发明电源时序控制电路的较佳实施方式包括一控制电路10、若干电压输出电路(本实施方式以三个电压输出电路11-13为例进行说明)及一显示电路16。本实施方式中，该电源时序控制电路用于为一主板提供电压。
[0010]所述控制电路10用于根据自身的设定按一定的时间间隔输出五个上电控制信号至电压输出电路11-13，其中电压输出电路11接收第一及第二上电控制信号，且电压输出电路11在接收到第一上电控制信号时输出电压Voutl、在接收到第二上电控制信号时输出电压Vout2。该电压输出电路12接收第三及第四上电控制信号，且电压输出电路12在接收到第三上电控制信号时输出电压Vout3、在接收到第四上电控制信号时输出电压Vout4。该电压输出电路13接收第五上电控制信号，且在电压输出电路13接收到第五上电控制信号时输出电压Vout5。同时,所述控制电路还按一定的时间间隔输出五个掉电控制信号至电压输出电路11-13,其中电压输出电路11接收第一及第二掉电控制信号，且电压输出电路11在接收到第一掉电控制信号时停止输出电压Voutl、在接收到第二掉电控制信号时停止输出电压Vout2。该电压输出电路12接收第三及第四掉电控制信号，且电压输出电路12在接收到第三掉电控制信号时停止输出电压Vout3、在接收到第四掉电控制信号时停止输出电压Vout4。该电压输出电路13接收第五掉电控制信号，且在电压输出电路13接收到第五掉电控制信号时停止输出电压Vout5。
[0011]在控制电路10按一定的时间间隔输出五个上电控制信号至电压输出电路11-13的同时，该控制电路10还输出三个使能信号至电压输出电路11-13。比如，控制电路10输出第一上电控制信号时还同时输出第一使能信号至电压输出电路11。所述三个使能信号用于使得电压输出电路11-13输出预设大小的电压值。所述电压输出电路11-13还在输出电压Voutl-Vout5之后输出电源准备好信号至控制电路10，以使得控制电路10知晓对应的电压已经上电完成。
[0012]所述控制电路10还用于检测电压输出电路11-13所输出的电压值、电流值，并将电压值、电流值及各电压Voutl-Vout5之间的上电时序输出至显示电路16，所述显示电路16则将上述结果显示给用户。所述控制电路10还用于将各电压V0Utl-V0Ut5之间的掉电时序输出至显示电路16，所述显示电路16则将上述结果显示给用户。
[0013]请继续参考图2及图3，所述控制单元10包括一单片机Ul及一芯片U2。所述单片机Ul的第一组引脚PA0-PA4(图2中标识为00-04)分别通过开关K1-K5接地。所述单片机Ul的第二组引脚PC0-PC5 (图2中标识为10-15)中的引脚PCO及PCl与电压输出电路11相连，其他引脚PC2-PC5分别通过电阻R1-R4与电源P5V相连。所述单片机Ul的第三组引脚H)0-PD6 (图2中标识为30-36)分别通过电阻R5-R11与电源P5V相连，且引脚H)0-PD4分别用于输出掉电控制信号Voutl_GD-Vout5_⑶。所述单片机Ul的第四组引脚PB0-PB7(图2中标识为40-47)中的引脚PB0-PB2分别输出使能信号EN1-EN3、引脚PB3-PB7分别输出上电控制信号 Voutl_EN、Vout2_EN、Vout3_EN、Vout4_EN、Vout5_EN。所述单片机 Ul 的重置引脚RESET (图2中标识为I)通过电阻R12与电源P5V相连，还通过电容Cl接地，所述电源P5V通过电容C2接地。
[0014]所述单片机Ul的电源引脚VCC (图2中标识为2)与电源P5V相连，接地引脚GND(图2中标识为3)接地，两时钟引脚XTALl及XTAL2 (图2中标识为4、5)分别与时钟芯片Xl的两端相连，所述时钟芯片Xl的两端还分别通过电容C3及C4接地。所述单片机Ul的输出引脚SDA、SCK及RST (图2中标识为6_8)还与显示电路16相连。
[0015]所述芯片U2的输入引脚INl (图3中标识为I)与贴片磁珠P的第一端相连，所述贴片磁珠P的第二端与电源P12V相连，所述贴片磁珠P与芯片U2相连的一端还通过电容C5接地。所述芯片U2的输入引脚IN2 (图3中标识为2)与输入引脚INl相连，输出引脚OUTl及0UT2 (图3中标识为3、4)用于输出电源P3.3V。所述芯片U2的输出引脚OUTl还分别通过电容C6及C7接地，输出引脚OUTl还依序通过电阻R13及R14接地，所述电阻R13与R14之间的节点与芯片U2的反馈引脚FB (图3中标识为5)相连。所述芯片U2的接地引脚SS (图3中标识为6)通过电容C8接地，接地引脚GND及EPAD (图3中标识为7、8)直接接地，电源准备好信号引脚PG (图3中标识为9)用于输出电源准备好信号P3V3_GD给单片机Ul的输入引脚TO5。所述芯片U2的偏置引脚BIAS (图3中标识为10)与输入引脚INl相连，还通过电容C9接地，使能引脚EN (图3中标识为11)通过电阻R15接地，还通过电阻R16与电源P12V相连。
[0016]请参考图4-6，所述电压输出电路11包括芯片U3-U7。所述芯片U3的电压引脚VCCl (图4中标识为I)与芯片U2的输出引脚OUTl相连，用于接收电源P3.3V。所述芯片U3的时钟引脚RCSPl及RCSMl (图4中标识为2、3)分别与电容ClO的两端相连，所述电容ClO的两端还分别通过电阻R17及R18与电阻R19的两端相连，所述电阻R20与电阻R19并联连接。所述芯片U3的脉冲信号输出引脚PWMl及PWM5 (图4中标识为4、5)分别用于输出脉冲信号PWMl及PWM2，脉冲信号输出引脚PWM2-PWM4 (图4中标识为6_8)均接地，接地引脚VGD (图4中标识为9)通过电阻R21接地，所述电容Cll与电阻R21并联连接。所述芯片U3的总线引脚SMB_CLK及SMB_D10 (图4中标识为10、11)分别通过电阻R23及R22与电源P3.3V相连，还分别与一连接器Jl的两引脚相连，所述连接器Jl的另一引脚接地。所述连接器Jl用于与一总线接口相连，以将芯片U3扩展为可与总线接口相连。
[0017]所述芯片U3的使能引脚EN (图4中标识为12)与单片机Ul的输出引脚PBO相连，以接收来自单片机Ul的使能信号EN1。所述芯片U3的电压感测引脚VINSEN (图4中标识为13)通过电阻R24与电源P12V相连，还分别通过电阻R25及电容C12接地；电源准备信号引脚RDYl及RDY2 (图4中标识为14、15)分别通过电阻R26及R27与电源P3V3相连，还分别用于输出电源准备好信号PWRGDl及PWRGD2。所述芯片U3的接地引脚V18A (图4中标识为16)分别通过电容C13及C14接地，接地引脚TSEN (图4中标识为17)依序通过电阻R28及电容C15接地，所述电阻R281及R29均与电容C15并联连接。
[0018]所述芯片U3的接地引脚RRES (图4中标识为18)通过电阻R30接地，电压引脚VCC (图4中标识为19)与电源P3V3相连，还通过电容C16接地。所述芯片U3的时钟引脚RCSP2及RCSM2 (图4中标识为20、21)还分别与电容C17的两端相连，所述电容C17的两端还分别通过电阻R31及R32与电阻R33的两端相连，所述电阻R34与电阻R33并联连接。所述芯片U3的接地引脚GND (图4中标识为22)直接接地。所述芯片U4的接地引脚EPAD(图5中标识为I)接地，第一组输入引脚VIN_1-VIN_6 (图5中标识为2_7)均与电源P12V相连，所述输入引脚VIN_1还通过电容C18接地，所述电容C19及C20均与电容C18并联连接。所述芯片U4的启动引脚B00T1 (图5中标识为8)依序通过电阻R35及电容C20与启动引脚B00T2 (图5中标识为9)相连，脉冲信号引脚PWM (图5中标识为10)通过电阻R36与芯片U3的脉冲信号输出引脚PWMl相连，以接收输出脉冲信号PWM1，进而控制电压输出电路11所输出的电压Voutl的大小。所述芯片U4的电压引脚VDD (图5中标识为11)与电源P5V相连，还通过电容C21接地，使能引脚EN (图5中标识为12)与单片机Ul的输出引脚PB3相连，以接收上电控制信号Voutl_EN。所述芯片U4的输出引脚VSW_1_VSW_6 (图5中标识为13-18)均用于输出电流侦测信号Voutl_Isense，所述输出引脚VSW_1还通过电感LI与芯片U5的引脚VIN+ (图5中标识为19)相连，所述芯片U5的引脚VIN+通过电阻R37与芯片U5的输入引脚VIN-(图5中标识为20)相连，所述芯片U5的引脚VIN-还用于输出电压Voutl。所述芯片U5的引脚VIN-还通过电阻R38与场效应管Ql的漏极相连，所述场效应管Ql的源极接地，栅极与单片机Ul的输出引脚PDO相连，以接收掉电控制信号Voutl_GD。所述芯片U5的接地引脚GND (图5中标识为21)接地，电压引脚Vs (图5中标识为22)与电源P5V相连，引脚Al (图5中标识为23)接地，引脚AO (图5中标识为24)与数据引脚SDA (图5中标识为25)相连，所述数据引脚SDA及SCL (图5中标识为26)还分别与单片机Ul的引脚PCO及PCl相连。
[0019]所述芯片U6及芯片U7的连接关系与芯片U4及U5的连接关系相同，区别在于所述芯片U6的脉冲信号引脚PWM (图6中标识为I)通过电阻R40与芯片U3的脉冲信号输出引脚PWM5相连，以接收输出脉冲信号PWM2，进而控制电压输出电路11所输出的电压Vout2的大小；所述芯片U6的输出引脚VSW_1-VSW_6 (图6中标识为2_7)均用于输出电流侦测信号Vout2_Isense ;所述芯片U7的引脚VIN-(图6中标识为8)还用于输出电压Vout2。
[0020]所述芯片U3的电压侦测引脚VSENl及VRTNl (图4中标识为23、24)分别与电容C26的两端相连，所述电容C26的一端还通过电阻R43与场效应管Ql的漏极相连，用于接收电压Voutl。所述电容C26的另一端通过电阻R44接地。所述芯片U3的电流侦测引脚ISENl及IRTNl (图4中标识为25、26)分别通过电阻R45及R46与电容C27的两端相连，所述电容C27的一端还通过电阻R47与芯片U4的输出引脚VSW_1相连，以接收电流侦测信号Voutljsense ;所述电容C27的另一端与场效应管Ql的漏极相连，用于接收电压Voutl。所述芯片U3的电流侦测引脚ISEN2及IRTN2 (图4中标识为27、28)分别通过电阻R48及R49接地，电流侦测引脚ISEN3及IRTN3(图4中标识为29、30)分别通过电阻R50和R51接地，电流侦测引脚ISEN4及IRTN4 (图4中标识为31、32)分别通过电阻R52和R53接地，电流侦测引脚ISEN5及IRTN5 (图4中标识为33、34)分别通过电阻R54及R55与电容C28的第一端及第二端相连，所述电容C28的第二端还通过电阻R56与芯片U6的输出引脚VSW_1相连，以接收电流侦测信号Vout2_ISenSe，所述电容C28的第一端的与场效应管Q2的漏极相连，用于接收电压Vout2。所述芯片U3的电压侦测引脚VSEN2及VRTN2 (图4中标识为35,36)分别与电容C29的第一端及第二端相连，所述电容C29的第一端还通过电阻R57与场效应管Q2的漏极相连，用于接收电压Vout2。所述电容C29的第二端通过电阻R58接地。
[0021]所述电压输出电路12与电压输出电路11结构相同，所述电压输出电路12用于输出电压Vout3及Vout4。
[0022]请参考图7及图8，所述电压输出电路13包括芯片U8-U12。所述芯片U8的电压引脚VCCl (图8中标识为I)与芯片U2的输出引脚OUTl相连，用于接收电源P3.3V。所述芯片U8的时钟引脚RCSP及RCSM (图8中标识为2、3)分别与电容C30的两端相连，所述电容C30的两端还分别通过电阻R59及R60与电阻R61的两端相连，所述电阻R62与电阻R61并联连接。所述芯片U8的脉冲信号输出引脚PWM1-PWM4 (图8中标识为4_7)分别用于输出脉冲信号PWM5-l、PWM5-2、PWM5-3、PWM5-4，以控制电压输出电路13所输出的电压Vout5的大小。脉冲信号输出引脚PWM5 (图8中标识为8)接地，接地引脚VGD (图8中标识为9)通过电阻R63接地，所述电容C31与电阻R63并联连接。所述芯片U8的总线引脚SMB_CLK及SMB_DIO (图8中标识为10、11)分别通过电阻R64及R65与电源P3.3V相连，还分别与一连接器J2的两引脚相连，所述连接器J2的另一引脚接地。所述连接器J2用于与一总线接口相连，以将芯片U8扩展为可与总线接口相连。
[0023]所述芯片U8的使能引脚EN (图8中标识为12)与单片机Ul的输出引脚PB2相连，以接收来自单片机Ul的使能信号EN3。所述芯片U8的电压感测引脚VINSEN (图8中标识为13)通过电阻R66与电源P12V相连，还分别通过电阻R67及电容C32接地；电源准备信号引脚RDYl及RDY2 (图8中标识为14、15)分别通过电阻R68及R69与电源P3V3相连，还用于输出电源准备好信号PWRGD5。所述芯片U8的接地引脚V18A(图8中标识为16)分别通过电容C33及C34接地，接地引脚TSEN (图8中标识为17)依序通过电阻R70及电容C35接地，所述电阻R71及R72均与电容C35并联连接。
[0024]所述芯片U8的接地引脚RRES (图8中标识为18)通过电阻R73接地，电压引脚VCCl (图8中标识为19)与电源P3V3相连，还通过电容C36接地。所述芯片U8的接地引脚GND (图8中标识为20)直接接地。
[0025]所述芯片U9的接地引脚EPAD (图9中标识为I)接地，第一组输入引脚VIN_1-VIN_6 (图9中标识为2-7)均与电源P12V相连，所述输入引脚VIN_1还通过电容C38接地，所述电容C39及C40均与电容C38并联连接。所述芯片U9的启动引脚B00T1(图9中标识为8)依序通过电阻R78及电容C41与启动引脚B00T2 (图9中标识为9)相连，脉冲信号引脚PWM (图9中标识为10)通过电阻R79与芯片U8的脉冲信号输出引脚PWMl相连，以接收输出脉冲信号PWM5-1。所述芯片U9的电压引脚VDD (图9中标识为11)与电源P5V相连，还通过电容C42接地，使能引脚EN (图9中标识为12)与单片机Ul的输出引脚PB7相连，以接收上电控制信号Vout5_EN。所述芯片U9的输出引脚VSW_1-VSW_6 (图9中标识为13-18)均用于输出电流侦测信号Vout5-l_Isense，所述输出引脚VSW_1还通过电感L3与芯片UlO的引脚VIN+ (图9中标识为19)相连，所述芯片UlO的引脚VIN+通过电阻R80与芯片UlO的引脚VIN-(图9中标识为20)相连，所述芯片UlO的引脚VIN-还用于输出电压Vout5。所述芯片UlO的引脚VIN-还直接与场效应管Q3的漏极相连，所述场效应管Q3的源极通过电阻R81接地，栅极与单片机Ul的输出引脚PD4相连，以接收掉电控制信号Vout5_⑶。所述芯片UlO的接地引脚GND (图9中标识为21)接地，电压引脚Vs (图9中标识为22)与电源P5V相连，引脚Al (图9中标识为23)接地，引脚AO (图9中标识为24)与引脚Al相连，数据引脚SDA及SCL (图9中标识为25、26)还分别与单片机Ul的引脚PCO及PCl相连。
[0026]所述芯片U11、U12及U13与芯片U9的结构相同，区别在于芯片U11、U12及U13的脉冲信号引脚PWM (图9中标识为27、28、29)分别通过电阻与芯片U8的脉冲信号输出引脚P丽2、P丽3及P丽4相连，以分别接收输出脉冲信号PWM5-2、PWM5-3、PWM5-4。
[0027]请参考图9，所述显示电路16包括一显示芯片U14，所述显示芯片U14的电压引脚VDD及CS与电源P5V相连，数据引脚SDA、SCK及RST对应与单片机Ul的数据引脚SDA、SCK及RST相连，所述显示芯片U14的接地弓I脚GND接地。所述显示芯片U14用于显示电压Voutl-Vout5的电压值、电压输出电路11-13所输出的电流值，并根据电流值计算其功率，还显示每一电压Voutl_Vout5之间的时间间隔，即五个电压Voutl_Vout5的上电时序及掉电时序。
[0028]下面将对上述电源时序控制电路的工作原理进行说明:
上电时，调节所述开关K1-K5的状态以调整单片机Ul内部的程序，比如开关K1-K5均处于断开状态时表示将电压Voutl-Vout5之间的上电时间间隔调整为10ms。调整完成之后，所述单片机Ul将根据其内部的程序使得其输出引脚PB0-PB2按设定的时间间隔输出上电控制信号Voutl_EN-Vout5_EN。当芯片U3接收到上电控制信号Vout 1_EN时，其将控制芯片U4输出电压Voutl。间隔一定的时间之后，芯片U3将接收到上电控制信号Vout2_EN,此时，芯片U6将输出电压Vout2。再间隔一定的时间之后，单片机Ul将输出上电控制信号Vout3_EN，此时，电压输出电路12将输出电压Vout3。再间隔一定的时间之后，单片机Ul将输出上电控制信号Vout4_EN，电压输出电路12则输出电压Vout4。再间隔一定的时间之后，单片机Ul将输出上电控制信号Vout5_EN，芯片U8将输出电压Vout5。其中，所述电压Vout5采用4相同步整流来提供，其用于对电流需求较大的负载进行供电。所述单片机Ul的引脚PBO所输出的使能信号ENl用于控制芯片U3的脉冲信号输出引脚PWMl及PWM5所输出的脉冲信号PWMl及PWM2的大小；所述单片机Ul的引脚PBl所输出的使能信号EN2用于控制电压输出电路12中芯片所输出的脉冲信号的大小；所述单片机Ul的引脚PB2所输出的使能信号EN3用于控制芯片U8的脉冲信号输出引脚PWM1-PWM4所输出的脉冲信号PWM5-1-PWM5-4 的大小。
[0029]电压输出电路11的输出端通过高精度电阻R37、R41以及芯片U5、U7实时监控电压输出电路11所输出的电压Voutl及Vout2以及电流，并将监控得到的电压值及电流值Voutl_Isense-Vout5_Isense反馈给单片机Ul。所述单片机Ul则根据接收的电压值及电流值计算得到功率，并将电压值、电流值、功率以及电压V0Utl-V0Ut5的输出时序显示于显不电路16。所述电压输出电路12及13与电压输出电路11相同。
[0030]掉电时，调节所述开关K1-K5的开关状态以调整单片机Ul内部的程序，比如开关K1-K5均处于导通状态时表示将电压Voutl-Vout5之间的掉电时间间隔调整为10ms。调整完成之后，所述单片机Ul将根据其内部的程序使得其输出引脚TO0-PD4按设定的时间间隔输出高电平的掉电控制信号Voutl_GD、Vout2_GD、Vout3_GD、Vout4_GD及Vout5_GD。当单片机Ul的输出引脚PDO输出高电平的掉电控制信号Vout 1_GD时，场效应管Ql将导通，此时，电压输出电路11所输出的电压Voutl将通过场效应管Ql接地，即后端的主板将不再接收到电压Voutl。同理，间隔一定的时间后，所述单片机Ul的输出引脚PDl输出高电平的掉电控制信号Vout2_GD，场效应管Q2将导通，此时，电压输出电路11所输出的电压Vout2将通过场效应管Q2接地，即后端的主板将不再接收到电压Vout2。当单片机Ul的输出引脚TO2输出高电平的掉电控制信号Vout3_GD时，场效应管Q3将导通，此时，电压输出电路12所输出的电压Vout3将通过场效应管Q3接地，即后端的主板将不再接收到电压Vout3。当单片机Ul的输出引脚PD3输出高电平的掉电控制信号Vout4_GD时，场效应管Q4将导通，此时，电压输出电路12所输出的电压Vout4将通过场效应管Q4接地，即后端的主板将不再接收到电压Vout4。当单片机Ul的输出引脚PD4输出高电平的掉电控制信号Vout5_GD时，场效应管Q5将导通，此时，电压输出电路13所输出的电压Vout5将通过场效应管Q5接地，即后端的主板将不再接收到电压Vout5。同样,所述显示电路16则会显示电压Voutl-Vout5的掉电时序。
[0031]如此，测试者在完成电压Voutl-Vout5全部上电完成之后判断主板能否正常启动即可知道主板所需要的上电时序是否为前面通过开关K1-K5设定的上电时序。若第一次调整开关K1-K5的状态之后，待电压Voutl-Vout5全部上电完成之后，主板不能正常启动，则测试者可调整开关K1-K5的状态，比如将开关K1-K4断开、开关K5则导通，待电压V0Utl-V0Ut5全部上电完成之后再判断主板是否正常启动。如此通过不断的调整电压Voutl-Vout5的上电时序即可知道主板所需的上电时序。
[0032]同理，在主板正常启动之后，测试者通过调整开关K1-K5的状态，以使得电压Voutl-Vout5按一定的时间间隔掉电。待电压Voutl-Vout5全部掉电之后,再根据前面确定的上电时序调整开关K1-K5的状态，以使得电压V0Utl-V0Ut5再次上电。此时，测试者继续判断主板是否能正常启动，若主板能正常启动，则表示电压Voutl-Vout5的掉电时序正常，否则则认为电压Voutl-Vout5的掉电时序不正确，需要再次调整开关K1-K5的状态，以改变电压Voutl_Vout5的掉电时序。
【权利要求】
1.一种电源时序控制电路，包括: 一控制电路，用于按预设的上电时序间隔输出若干上电控制信号以及按预设的掉电时序间隔输出若干掉电控制信号； 若干电压输出电路，用于接收来自控制电路的上电控制信号，并在接收到一上电控制信号时输出电压；该若干电压输出电路还用于接收来自控制电路的掉电控制信号，并在接收到一掉电控制信号时停止输出电压；及 一显示电路，与控制电路相连，所述控制电路还用于侦测电压输出电路所输出的电压值及电流值，并将若干上电控制信号之间的上电时序、若干掉电控制信号之间的掉电时序、侦测得到的电压值以及电流值通过显示电路进行显示。
2.如权利要求1所述的电源时序控制电路，其特征在于:所述控制电路还用于输出若干电压使能信号至电压输出电路，该电压输出电路用于根据接收到的电压使能信号输出对应大小的电压值。
3.如权利要求1所述的电源时序控制电路，其特征在于:所述控制电路还用于接收来自电压输出电路的反馈信号，当控制电路接收到来自电压输出电路的反馈信号时，所述控制电路判断对应的电压已经上电完成。
4.如权利要求1所述的电源时序控制电路，其特征在于:所述若干电压输出电路包括第一至第三电压输出电路，所述若干上电控制信号包括第一至第三上电控制信号，所述若干掉电控制信号包括第一至第五掉电控制信号，当所述第一电压输出电路接收到第一上电控制信号时，所述第一电压输出电路依序输出第一及第二电压，当所述第二电压输出电路接收到第二上电控制信号时，所述第二电压输出电路依序输出第三及第四电压，当所述第三电压输出电路接收到第三上电控制信号时，所述第三电压输出电路输出第五电压；当所述第一电压输出电路接收到第一掉电控制信号时，所述第一电压输出电路停止输出第一电压，当所述第一电压输出电路接收到第二掉电控制信号时，所述第一电压输出电路停止输出第二电压，当所述第二电压输出电路接收到第三掉电控制信号时，所述第二电压输出电路停止输出第三电压，当所述第二电压输出电路接收到第四掉电控制信号时，所述第二电压输出电路停止输出第四电压，当所述第三电压输出电路接收到第五掉电控制信号时，所述第三电压输出电路停止输出第五电压。
5.如权利要求4所述的电源时序控制电路，其特征在于:所述控制电路包括一单片机及一第一芯片，所述单片机的第一组引脚中的第一至第五引脚分别通过第一至第五开关接地，第一组引脚中的第六至第八引脚悬空，所述单片机的第二组引脚中的第一及第二引脚与第一至第三电压输出电路均相连，第二组引脚中的第三至第六引脚分别通过第一至第四电阻与第一电源相连，所述单片机的第三组引脚分别通过第五至第十一电阻与第一电源相连，所述单片机的第四组引脚中的第一至第三引脚分别输出第一至第三上电控制信号、第四至第八引脚分别输出第一至第五掉电控制信号，所述单片机的重置引脚通过第十二电阻与第一电源相连，还通过第一电容接地，所述第一电源通过第二电容接地，所述单片机的电源引脚与第一电源相连，所述单片机的接地引脚接地，所述单片机的两时钟引脚分别与时钟芯片的两端相连，所述时钟芯片的两端还分别通过第三电容及第四电容接地，所述单片机的输出引脚还与显不电路相连；所述第一芯片的第一输入引脚与贴片磁珠的第一端相连，所述贴片磁珠的第二端与第二电源相连，所述贴片磁珠的第一端还通过第五电容接地，所述第一芯片的第二输入引脚与所述第一芯片的第一输入引脚相连，所述第一芯片的第一及第二输出引脚用于输出第三电源，所述第一芯片的第一输出引脚还分别通过第六及第七电容接地，所述第一芯片的第一输出引脚还依序通过第十三及第十四电阻接地，所述第十三及第十四电阻之间的节点与第一芯片的反馈引脚相连，所述第一芯片的接地引脚通过第八电容接地，所述第一芯片的接地引脚直接接地，电源准备好信号引脚用于输出电源准备好信号给单片机的第三组输入引脚中的第六引脚，所述第一芯片的偏置引脚与所述第一芯片的第一输入引脚相连，还通过第九电容接地，所述第一芯片的使能引脚通过第十五电阻接地，还通过第十六电阻与第二电源相连。
6.如权利要求5所述的电源时序控制电路，其特征在于:所述第一及第二电压输出电路中的每一电压输出电路均包括第二至第六芯片，所述第二芯片的电压引脚与第一芯片的第一输出引脚相连，用于接收第三电源，所述第二芯片的两时钟引脚分别与第十电容的两端相连，所述第十电容的两端还分别通过第十七及第十八电阻与第十九电阻的两端相连，所述第二十电阻与第十九电阻并联连接，所述第二芯片的第一及第五脉冲信号输出引脚分别用于输出脉冲信号，第二至第四脉冲信号输出引脚均接地，所述第二芯片的接地引脚通过第二十一电阻接地，所述第十一电容与第二十一电阻并联连接，所述第二芯片的第一及第二总线引脚分别通过第二十二及第二十三电阻与第三电源相连，所述第二芯片的使能引脚与单片机的第一组输出引脚中的第一引脚相连，所述第二芯片的电压感测引脚通过第二十四电阻与第二电源相连，还分别通过第二十五电阻及第十二电容接地，第一及第二电源准备好信号引脚分别通过第二十六及第二十七电阻及与第三电源相连，还分别用于输出第一及第二电源准备好信号，所述第二芯片的接地引脚分别通过第十三及第十四电容接地，所述第二芯片的接地引脚依序通过第二十八电阻及第十五电容接地，所述第二十八电阻及第二十九电阻均与第十五电容并联连接，所述第二芯片的接地引脚通过第三十电阻接地，所述第二芯片的电压引脚与第三电源相连，还通过第十六电容接地，所述第二芯片的第一及第二时钟引脚还分别与第十七电容的两端相连，所述第十七电容的两端还分别通过第三十一及第三十二电阻与第三十三电阻的两端相连，所述第三十四电阻与第三十三电阻并联连接，所述第二芯片的接地引脚直接接地，所述第三芯片的接地引脚接地，所述第三芯片的第一组输入引脚均与第二电源相连，所述第三芯片的第一组输入引脚中的第一引脚还通过第十八电容接地，所述第十九及第二十电容均与第十八电容并联连接，所述第三芯片的第一启动引脚依序通过第三十五电阻及第二十电容与所述第三芯片的第二启动引脚相连，所述第三芯片的脉冲`信号引脚通过第三十六电阻与第二芯片的第一脉冲信号输出引脚相连，所述第三芯片的电压引脚与第一电源相连，还通过第二十一电容接地，所述第三芯片的使能引脚与单片机的第四组输出引脚中的第四引脚相连，所述第三芯片的第二组输出引脚均用于输出侦测信号，所述第三芯片的第一组输出引脚中的第一引脚还通过第一电感与第四芯片的第一输入引脚相连，所述第四芯片的第一输入引脚通过第三十七电阻与第四芯片的第二输入引脚相连，所述第四芯片的第二输入引脚还用于输出第一电压，所述第四芯片的第二输入引脚还通过第三十八电阻与第一场效应管的漏极相连，所述第一场效应管的源极接地，栅极与单片机的第三组输出引脚中的第一引脚相连，所述第四芯片的接地引脚接地，所述第四芯片的电压引脚与第一电源相连，所述第四芯片的输出引脚接地并与第四芯片的第一数据引脚相连，所述第四芯片的第一及第二数据引脚还分别与单片机的第二组引脚中的第一及第二引脚相连，所述第五芯片的接地引脚接地，所述第五芯片的第一组输入引脚均与第二电源相连，所述第五芯片的第一组输入引脚中的第一引脚还通过第二十一电容接地，所述第二十二及第二十三电容均与第二十一电容并联连接，所述第五芯片的第一启动引脚依序通过第三十九电阻及第二十四电容与第五芯片的第二启动引脚相连，第五芯片的脉冲信号引脚通过第四十电阻与第二芯片的第二脉冲信号输出引脚相连，所述第五芯片的电压引脚与第一电源相连，还通过第二十五电容接地，第五芯片的使能引脚与单片机的第二组输出引脚中的第五引脚相连，所述第五芯片的第一输出引脚通过第二电感与第六芯片的第一输入引脚相连，所述第六芯片的第一输入引脚通过第四i 电阻与第六芯片的第二输入引脚相连，所述第六芯片的第二输入引脚还用于输出第二电压，所述第六芯片的第二输入引脚还通过第四十二电阻与第二场效应管的漏极相连，所述第二场效应管的源极接地，所述第二场效应管的栅极与单片机的输出引脚相连，以接收电压准备好信号，所述第六芯片的接地引脚接地，所述第六芯片的电压引脚与第一电源相连，所述第六芯片的第一输出引脚与述第六芯片的第一数据引脚相连，所述第六芯片的第二输出引脚接地，所述第六芯片的第一及第二数据引脚分别与单片机的第二组输出引脚中的第一及第二引脚相连；所述第二芯片的第一及第二电压侦测引脚分别与第二十六电容的两端相连，所述第二十六电容的连接第二芯片的第一电压侦测引脚的一端还通过第四十三电阻与第一场效应管的漏极相连，所述第二十六电容的另一端通过第四十四电阻接地，所述第二芯片的第一及第二电流侦测引脚分别通过第四十五及第四十六电阻与第二十七电容的两端相连，所述第二十七电容的一端还通过第四十七电阻与第三芯片的第一输出引脚相连，所述第二十七电容的另一端与第一场效应管的漏极相连，所述第二芯片的第三及第四电流侦测引脚分别通过第四十八及第四十九电阻接地，所述第二芯片的第五及第六电流侦测引脚分别通过第五十及第五十一电阻接地，所述第二芯片的第七及第八电流侦测引脚分别通过第五十二及第五十三电阻接地，所述第二芯片的第九及第十电流侦测引脚分别通过第五十四及第五十五电阻与第二十八电容的第一及第二端相连，所述第二十八电容的第一端还通过第五十六电阻与第五芯片的第一输出引脚相连，所述第二十八电容的第二端接地，所述第二芯片的第三及第四电压侦测引脚分别与第二十九电容的第一端及第二端相连，所述第二十九电容的第一端还通过第五十七电阻与第二场效应管的漏极相连，所述第二十九电容的第二端通过第五十八电阻接地。
7.如权利要求5所述的电源时序控制电路，其特征在于:所述第三电压输出电路包括第七至第十二芯片，所述第七芯片的第一电压引脚与第一芯片的第一输出引脚相连，所述第七芯片的两时钟引脚分别与第三十电容的两端相连，所述第三十电容的两端还分别通过第五十九电阻及第六十电阻与第六十一电阻的两端相连，所述第六十二电阻与第六十一电阻并联连接，所述第七芯片的第一至第四脉冲信号输出引脚分别用于输出脉冲信号，以控制第三电压输出电路所输出的第五电压的大小，所述第七芯片的第五脉冲信号输出引脚接地，所述第七芯片的第一接地引脚通过第六十三电阻接地，所述第三十一电容与第六十三电阻并联连接，所述第七芯片的第一及第二总线引脚及分别通过第六十四电阻及第六十五电阻与第一电源相连，所述第七芯片的使能引脚与单片机的第四组引脚中的第三引脚相连，所述第七芯片的电压感测引脚通过第六十六电阻与第三电源相连，还分别通过第六十电阻及第三十二电容接地，所述第七芯片的第一及第二电源准备好信号引脚分别通过第六十八电阻及第六十九电阻与第二电源相连，还用于输出第五电源准备好信号，所述第七芯片的第一接地引脚分别通过第三十三及第三十四电容接地，所述第七芯片的第二接地引脚依序通过第七十电阻及第三十五电容接地，所述第七十一电阻及第七十二电阻均与第三十五电容并联连接，所述第七芯片的第三接地引脚通过第七十三电阻接地，所述第七芯片的第二电压引脚与第二电源相连，还通过第三十六电容接地，所述第七芯片的第四接地引脚直接接地；所述第八芯片的接地引脚接地，所述第八芯片的第一组输入引脚均与第三电源相连，所述第八芯片的第一组输入引脚中的第一引脚还通过第三十八电容接地，所述第三十九电容及第四十电容均与第三十八电容并联连接，所述第八芯片的第一启动引脚依序通过第七十八电阻及第四十一电容与所述第八芯片的第二启动引脚相连，所述第八芯片的脉冲信号引脚通过第七十九电阻与第七芯片的第一脉冲信号输出引脚相连，以接收输出的脉冲信号，所述第八芯片的第一电压引脚与第一电源相连，还通过第四十二电容接地，所述第八芯片的使能引脚与单片机的第四组输出引脚中的第八引脚相连，以接收第五上电控制信号，所述第八芯片的第一至第六输出引脚均用于输出第五电流侦测信号，所述第八芯片的第一输出引脚还通过第三电感与第九芯片的第一输入引脚相连，所述第九芯片的第一输入引脚通过第八十电阻与第九芯片的第二输入引脚相连，所述第九芯片的第二输入引脚还用于输出第五电压，所述第九芯片的第二输入引脚还直接与第三场效应管的漏极相连，所述第三场效应管的源极通过第八十一电阻接地，所述第三场效应管的栅极与单片机的第三组引脚中的第五引脚相连，以接收第五掉电控制信号，所述第九芯片的接地引脚接地，所述第九芯片的电压引脚与第一电源相连，所述第九芯片的第一输出引脚接地，所述第九芯片的第二输出引脚与所述第九芯片的第一输出引脚相连，所述第九芯片的所述第一及第二数据引脚还分别与单片机的第二组引脚中的第一及第二引脚相连；所述第十芯片的接地引脚接地，所述第十芯片的第一组输入引脚均与第三电源相连，所述第十芯片的第一组输入引脚中的第一引脚还通过第四十三电容接地，所述第四十四电容及第四十五电容均与第四十三电容并联连接，所述第十芯片的第一启动引脚依序通过第八十二电阻及第四十六电容与所述第十芯片的第二启动引脚相连，所述第十芯片的脉冲信号引脚通过第八十三电阻与第七芯片的第二脉冲信号输出引脚相连，以接收输出的脉冲信号，所述第十芯片的第一电压引脚与第一电源相连，还通过第四十七电容接地，所述第十芯片的使能引脚与单片机的第四组输出引脚中的第八引脚相连，以接收第五上电控制信号，所述第十芯片的第一至第六输出引脚均用于输出第六电流侦测信号，所述第十芯片的第一输出引脚还与第九芯片的第一输入引脚相连；所述第十一芯片的接地引脚接地，所述第十一芯片的第一组输入引脚均与第三电源相连，所`述第十一芯片的第一组输入引脚中的第一引脚还通过第四十八电容接地，所述第四十九电容及第五十电容均与第四十八电容并联连接，所述第十一芯片的第一启动引脚依序通过第八十四电阻及第四十九电容与所述第十一芯片的第二启动引脚相连，所述第十一芯片的脉冲信号引脚通过第八十五电阻与第七芯片的第三脉冲信号输出引脚相连，以接收输出的脉冲信号，所述第十一芯片的第一电压引脚与第一电源相连，还通过第五十电容接地，所述第十一芯片的使能引脚与单片机的第四组输出引脚中的第八引脚相连，以接收第五上电控制信号，所述第十一芯片的第一至第六输出引脚均用于输出第七电流侦测信号，所述第十一芯片的第一输出引脚还与第九芯片的第一输入引脚相连；所述第十二芯片的接地引脚接地，所述第十二芯片的第一组输入引脚均与第三电源相连，所述第十二芯片的第一组输入引脚中的第一引脚还通过第五十一电容接地，所述第五十二电容及第五十三电容均与第五十一电容并联连接，所述第十二芯片的第一启动引脚依序通过第八十六电阻及第五十四电容与所述第十二芯片的第二启动引脚相连，所述第十二芯片的脉冲信号引脚通过第八十七电阻与第七芯片的第四脉冲信号输出引脚相连，以接收输出的脉冲信号，所述第十二芯片的第一电压引脚与第一电源相连，还通过第五十五电容接地，所述第十二芯片的使能引脚与单片机的第四组输出引脚中的第八引脚相连，以接收第五上电控制信号，所述第十二芯片的第一至第六输出引脚均用于输出第八电流侦测信号，所述第十二芯片的第一输出引脚还与第九芯片的第一输入引脚相连。
【文档编号】G05B19/042GK103513595SQ201210220709
【公开日】2014年1月15日 申请日期:2012年6月29日 优先权日:2012年6月29日
【发明者】白云, 童松林 申请人:鸿富锦精密工业（深圳）有限公司, 鸿海精密工业股份有限公司