专利名称：一种低压差分信号驱动器电路的制作方法
技术领域：
本发明涉及一种低压差分(LVDS)驱动器电路，尤其涉及的是一种低压差分驱动器电路中具有共模电压自动调节功能的微电子电路。
背景技术：
低压差分LVDS接口又称RS-644总线接口，是20世纪90年代才出现的一种数据传输和接口技术。LVDS即低电压差分信号，这种技术的核心是采用极低的电压摆幅高速差动传输数据，可以实现点对点或一点对多点的连接，具有低功耗、低误码率、低串扰和低辐射等特点，其传输介质可以是铜质的PCB连线，也可以是平衡电缆。LVDS在对信号完整性、低抖动及共模特性要求较高的系统中得到了越来越广泛的应用。
一个基本的LVDS传输系统由一个驱动器和一个接收器通过一段导体和100Ω的电阻连接而成，如图1所示的。驱动器的电流源(通常为3.5mA)来驱动差分线对，由于接收器的直流输入阻抗很高，驱动器电流大部分直接流过100Ω的终端电阻，从而在接收器输入端产生的信号幅度大约350mV，一般在250mv到400mv之间。通过驱动器的开关D+和D-，D+和D-是反相的，改变流过电阻的电流的方向，从而产生“1”和“0”的逻辑状态。所谓“1”就是OUT+比OUT-高约350mV，所谓“0”就是OUT-比OUT+高约350mV。但OUT+和OUT-的共模电压可以很大，如在800mv到1.5v之间波动。
由于有电源的波动和外界噪声或磁场的干扰，以及导线的阻抗衰减，往往导致OUT+和OUT-容易发生共模电平失真。图1中所示的驱动器是没有共模自动调节功能的，导致这个问题的原因是，为保证无误码地接收LVDS信号，把接收器的输入共模电压范围设计得很宽。
美国专利中关于LVDS驱动器的电路专利有很多，其中专利号US20020190754中提到了一种LVDS驱动器电路，也有调节输出共模电压的作用，如图2所示。它是一种中点偏置的LVDS驱动器电路。由Q1、Q2、Q3、Q4组成推挽电路，其中Q1和Q3的栅极接D-，Q2和Q4的栅极接D+，Q1和Q2的源极通过电阻Rd1和QB连接到电源，Q3和Q4的源极通过Rd3连到地。Q1、Q3的漏极和Q2、Q4的漏极形成差分输出，这两个电压之间增加了一路电阻Rd21和Rd22，在这路电路的中点MP，也即Rd21和Rd22的相连的节点，接入基准电压304，并输入到运算放大器310的正端。310的输出连接到QB的栅极。QBx、Rd1x、Q1x、Rd21x、Rd22x、Q4x、Rd3x串联，连接到电源和地形成分压电路，QBx的源极接电源，Rd3x和地相接，Q1x的栅极接地，Q4x的栅极接电源。Rd21x和Rd22x相接于MPx点，并连接到运算放大器310的负端。310的输出除了连接到QB的栅极，还连接到QBx的栅极，起到反馈控制分压电路。
由于Rd21和Rd22接入在差分输出的两端，这样一来就对输出产生一个分流作用，导致输出到100欧的电流不稳定；同时它加入了带反馈的运算放大器310，整个驱动器系统有两级反馈，系统的带宽变小和器件多，开销比较大。
发明内容
本发明的目的是提出一种具有自动箝位共模电压的功能，带宽较大，开销小的低压差分信号(LVDS)驱动的电路。
本发明的技术方案如下一种低压差分信号驱动器电路，其中，其包括一电流源，一电流沉，推挽电路，跨导放大器，以及反相器和带隙基准源；所述电流源和电流沉用于提供所述推挽电路的能量保证；一输入信号经过所述反相器产生反相信号，所述推挽电路把输入信号和其反相信号传送到差分输出正、负端；所述差分输出负端和基准源输出的带隙基准电压分别接入所述跨导放大器的同相端和反相端，所述跨导放大器的输出的正端连接所述电流源的栅极，其负端连接所述电流沉的栅极。
所述的电路，其中，所述推挽电路包括第三、第四PMOS管及第五、第六NMOS管，所述输入信号输入到第三PMOS管和第五NMOS管的栅极；所述反相信号输入到第四PMOS管和第六NMOS管的栅极，所述第四PMOS管的漏极和所述第六NMOS管的漏极相连到输出为所述差分输出正端，所述第三PMOS管的漏极和所述第五NMOS管的漏极相连到输出为差分输出负端。
所述的电路，其中，所述跨导放大器包括一PMOS差分对，所述PMOS差分对包括第四十和第四十一PMOS管；所述同相端和反相端分别连接所述第四十和第四十一PMOS管的栅极，所述第四十和第四十一PMOS管的源极连接到电源输入端；并且，在所述PMOS差分对的第四十一PMOS管侧，一第四十二NMOS管的漏极通过电流源输入电源端相连，所述第四十二NMOS管的源极和所述第四十一PMOS管的漏极以及一第四十三NMOS管的漏极相连，所述第四十三NMOS管的漏极输出为第一输出电流；在PMOS差分对的第四十PMOS管侧，所述第四十PMOS管的漏极连接到一第四十四NMOS管的漏极，该第四十四NMOS管的源端接地，其栅极和一第五十NMOS的栅极相连；所述第五十NMOS管的源极接地，一第三十PMOS管的源极连接所述电源端，一第三十一NMOS管的栅极和一第三十二NMOS管的栅极相连；一第三十三MOS管的栅极和一第三十四NMOS管的栅极相连，其源极均接地；所述第三十三NMOS管的漏极和所述第三十一NMOS管的源极相连，第三十四NMOS管的漏极和第三十二NMOS管的源极相连，第三十一NMOS管的漏极通过电流源接到所述电源端，所述第三十一至第三十四NMOS管级联构成电流源；所述第三十二NMOS管、第五十NMOS管的漏极和第三十PMOS管的漏极相连输出第二输出电流。
本发明所提供的一种低压差分信号驱动器电路，由于用到跨导放大器正端接到驱动器的输出，负端接到带隙基准源，起到共模负反馈的作用，对差分共模电压的稳定起了很大的作用，便于接收器的无误码接收；同时，采用了电流型驱动的跨导放大器，带宽很大，结构简单，开销小。
图1是现有技术的一个基本的LVDS传输系统图；
图2是现有技术的美国专利20020190754的电路框图；图3是本发明提出的LVDS共模电压自动调节电路的原理框图；图4是本发明电路的OTA的电路图。
具体实施例方式
下面结合附图，将对本发明作进一步的详细说明。
如图3中所示的本发明LVDS驱动器电路框图，所述电路包括了PMOS管M1，NMOS管M2，第三和第四PMOS管M3、M4，第五和第六NMOS管M5、M6，跨导放大器OTA，反相器INV和基准源BGR，所述PMOS管M3、M4及NMOS管M5、M6组成推挽电路。输入信号A输入到M3和M5的栅极；输入信号A经过INV得到的反相信号Ab输入到M4和M6的栅极，M4的漏极和M6的漏极相连到输出为差分输出正端LVDS+，M3的漏极和M5的漏极相连到输出为差分输出负端LVDS-，M3、M4、M5、M6构成差分输出推挽电路。M3和M4的源极和M1的漏极相连，M1的源极接VDD；M5和M6的源极和M2的漏极相连，M2的源极接GND。M1和M2形成电流源和电流沉，提供推挽电路的能量保证。
LVDS-和BGR的输出ref(固定电平的带隙基准电压，如1.2V或特定的设置值)分别接入跨导放大器OTA的同相端Plus和反相端Minus，跨导放大器OTA的输出正端接M1的栅极，其负端接M2的栅极。通过LVDS-和BGR的输出基准电压ref的差值变化来控制电流源M1的电流大小，当LVDS-的共模电压上升时，OTA的输出变小，导致电流源M1的电流变小，这样流经推挽电路的电流变小，LVDS-被拉低；当LVDS-的共模电压下降时，OTA的输出变大，把电流源的电流变大，这样流经推挽电路的电流变大，LVDS-被抬高。由于LVDS+和LVDS-是在接收端通过100欧电阻串联的，LVDS+和LVDS-是跟随变动的，整体看来，LVDS+和LVDS-的共模电压被箝位在带隙基准电压ref上。
图4是本发明的OTA的电路图，所述电路包括第四十PMOS管M40，第四十一PMOS管M41，第三十PMOS管M30，其余晶体管包括M31、M32、M33、M34、M50、M43、M44全是NMOS管，以下描述中根据其原件序号相应采用其称呼，如第三十一NMOS管M31，如此等等，但为方便叙述，将直接使用元件序号进行描述，如M31。输入端PLUS和MINUS分别接在PMOS差分对M40和M41的栅极，M40和M41的源极通过电流源I2接到VDD。NMOS管M31、M33、M43、M42、M44的漏极和栅极相连，构成二极管；PMOS管M30的漏极和栅极也相连，构成二极管。I0、I1的电流大小一样。
在PMOS差分对的M41侧(即右侧)，M42漏极通过电流源I1和Vdd相连，NMOS管M42的源极和PMOS管M41的漏极，以及NMOS管M43的漏极相连，M43的漏极输出第一输出电流Isink。
在PMOS差分对的M40侧(即左侧)，M40的漏极接到M44的漏极，M44的源端接到地，M44的栅极和M50的栅极相连，M50的源极接地GND，M30的源极接VDD，M31的栅极和M32的栅极相连，M33的栅极和M34的栅极相连，M33的源极和M34的源极均接地GND，M33的漏极和M31的源极相连，M34的漏极和M32的源极相连，M31的漏极通过电流源I0接到VDD，M31、M32、M33、M34构成级联(cascode)结构的电流源。NMOS管M32、M50的漏极和M30的漏极，以及M50的漏极相连输出第二输出电流Isource。
如图4所示的共模电压稳定过程是这样的当LVDS-上升时，Plus端也上升，OTA的M40管的栅极和源极的差值Vgs减小，导致M40和M44之路的电流减小，由于M44和M50的镜向，M50支路的电流也减小，导致Isource也减小，即输出电流Isource变小；而OTA的Minus端固定，导致输出电流Isink基本保持不变，这样把图3中的电流源M1的电流变小，LVDS-降低回至平衡点。反之，LVDS-降低，LVDS-也被拉升回至平衡点。I0、I1的电流大小一样，使稳定工作时输出电流Isource和Isink大小一致，是OTA的PMOS差分对M40和M41对称工作的能量保证。
通过图4这种OTA控制输出LVDS-的共模电压，把LVDS-的波动通过OTA中电流的反馈箝位在ref附近，达到自动稳定的作用，便于LVDS接收器的无误码接收。同时，采用了电流型驱动的跨导放大器，带宽很大；结构简单，无需用到电阻，且反馈只有一级，开销小。
应当理解的是，上述针对本发明具体实施例的描述较为详细，但不能因此而理解为对本发明专利保护范围的限制，本发明的专利保护范围应以所附权利要求为准。
权利要求
1.一种低压差分信号驱动器电路，其特征在于，其包括一电流源，一电流沉，推挽电路，跨导放大器，以及反相器和带隙基准源；所述电流源和电流沉用于提供所述推挽电路的能量保证；一输入信号经过所述反相器产生反相信号，所述推挽电路把输入信号和其反相信号传送到差分输出正、负端；所述差分输出负端和基准源输出的带隙基准电压分别接入所述跨导放大器的同相端和反相端，所述跨导放大器的输出的正端连接所述电流源的栅极，其负端连接所述电流沉的栅极。
2.根据权利要求1所述的电路，其特征在于，所述推挽电路包括第三、第四PMOS管及第五、第六NMOS管，所述输入信号输入到第三PMOS管和第五NMOS管的栅极；所述反相信号输入到第四PMOS管和第六NMOS管的栅极，所述第四PMOS管的漏极和所述第六NMOS管的漏极相连到输出为所述差分输出正端，所述第三PMOS管的漏极和所述第五NMOS管的漏极相连到输出为差分输出负端。
3.根据权利要求2所述的电路，其特征在于，所述跨导放大器包括一PMOS差分对，所述PMOS差分对包括第四十和第四十一PMOS管；所述同相端和反相端分别连接所述第四十和第四十一PMOS管的栅极，所述第四十和第四十一PMOS管的源极连接到电源输入端；并且，在所述PMOS差分对的第四十一PMOS管侧，一第四十二NMOS管的漏极通过电流源输入电源端相连，所述第四十二NMOS管的源极和所述第四十一PMOS管的漏极以及一第四十三NMOS管的漏极相连，所述第四十三NMOS管的漏极输出为第一输出电流；在PMOS差分对的第四十PMOS管侧，所述第四十PMOS管的漏极连接到一第四十四NMOS管的漏极，该第四十四NMOS管的源端接地，其栅极和一第五十NMOS的栅极相连；所述第五十NMOS管的源极接地，一第三十PMOS管的源极连接所述电源端，一第三十一NMOS管的栅极和一第三十二NMOS管的栅极相连；一第三十三NMOS管的栅极和一第三十四NMOS管的栅极相连，其源极均接地；所述第三十三NMOS管的漏极和所述第三十一NMOS管的源极相连，第三十四NMOS管的漏极和第三十二NMOS管的源极相连，第三十一NMOS管的漏极通过电流源接到所述电源端，所述第三十一至第三十四NMOS管级联构成电流源；所述第三十二NMOS管、第五十NMOS管的漏极和第三十PMOS管的漏极相连输出第二输出电流。
全文摘要
本发明公开了一种低压差分信号驱动器电路，其包括一电流源，一电流沉，推挽电路，跨导放大器，以及反相器和带隙基准源；所述电流源和电流沉用于提供所述推挽电路的能量保证；一输入信号经过所述反相器产生反相信号，所述推挽电路把输入信号和其反相信号传送到差分输出正、负端；所述差分输出负端和基准源输出的带隙基准电压分别接入所述跨导放大器的同相端和反相端，所述跨导放大器的输出的正端连接所述电流源的栅极，其负端连接所述电流沉的栅极。本发明电路由于用到跨导放大器正端接到驱动器的输出，负端接到带隙基准源，起到共模负反馈的作用，对差分共模电压的稳定起了很大的作用，便于接收器的无误码接收。
文档编号H03K19/094GK1929305SQ200510098740
公开日2007年3月14日 申请日期2005年9月5日 优先权日2005年9月5日
发明者易律凡, 谢文刚 申请人:中兴通讯股份有限公司