专利名称：压控震荡器的相关方法与技术的制作方法
技术领域：
本发明涉及一种压控震荡器及相关的方法/技术，特别是涉及一种考虑到组件特性漂移的相互补偿而能达到较佳压控频率特性的压控震荡器及相关方法/技术。
背景技术：
在现代化的信息社会中，各种知识、信息、文件、数据与影音文件都能以电子讯号的方式来快速地传输、处理、管理、储存，故各种与电子讯号相关的电子电路也就成为现代信息社会最重要的硬件基础之一。
如本领域的技术人员所知，在各种有线/无线通讯电路、讯号处理电路乃至于各种时钟控制的序向电路/处理器中，锁相电路(Phase-locked loop)都是必需的构筑方块之一。而在锁相电路中，压控震荡器则是锁相最重要的关键之一。因此，要如何实现出具有更佳特性、运作更稳定的压控震荡器，也就成为现代信息厂商的研发重点之一。
压控震荡器的功能是根据一控制电压提供一对应频率的震荡讯号(或时钟)，并使震荡讯号的频率高低对应于控制电压的大小。设计不良、不稳定的压控震荡器常会导致震荡讯号中出现抖动(jitter，也就是讯号变化的周期不稳定，会忽长忽短)。而要实现出一个较佳、抖动现象较少的压控震荡器，则需考虑下列数种因素。首先，若控制电压与震荡讯号频率间的关系较为线性，则较能减抑抖动现象。另外，若压控频率增益(也就是在压控频率特性中以控制电压为横轴、以对应的频率为纵轴而计算出来的斜率，其单位因次为频率/电压)较小，也能减少压控震荡器运作期间的噪声影响，进而减低抖动现象的发生。
不过，较小的压控频率增益也意味着了较小的频率变化范围。换句话说，即使控制电压有较大的改变，震荡讯号的频率也不会有大幅的改变，其频率改变的幅度会因为较小的压控频率增益而受限。而较小的压控频率范围，就会使压控震荡器的运作对于组件特性漂移更为敏感。
压控震荡器是以半导体的电子组件来组合实现。但如本领域的技术人员所知，由于半导体制造工艺的工艺参数不易维持稳定，即使利用同一种工艺，在不同批次中制造出来的同种电子组件，其电气特性皆会有所漂移而与原始的设计值有所差异。甚至，由于半导体工艺的运作不均匀，即使在同一晶片上，于不同位置上的同种电子组件也都会因组件特性漂移而互有特性上的差异。除了工艺因素外，当制作完成的电子组件被实际运用时，电子组件运作环境的温度同样也会造成组件的电气特性漂移。以上这些因素所造成的特性漂移都会使电子组件的电气特性偏离原设计值；譬如说，某一电阻的阻值应为R0，但因工艺变异造成的特性漂移，实际制造出来的阻值可能会漂移至1.1*R0或是0.8*R0。同理，某一金属氧化物半导体晶体管的阈值电压(threshold voltage)设计值本来应为Vth，但因运作温度的改变，其阈值电压可能就会漂移为1.2*Vth或是0.9*Vth。
在已知设计的压控震荡器中，当已知压控震荡器中的各组件发生组件特性漂移时，其压控频率特性也会随之发生大幅的变动；由于压控震荡器的压控频率范围本来就不大，一旦压控频率特性发生大幅的变动，变动后的压控频率范围常会大幅逸出原先设计的压控频率范围。这就表示，组件特性漂移后的压控震荡器将无法震荡出原先设计的频率，导致其运作失常，也容易引入抖动现象。举例来说，若某一已知压控震荡器原本的压控频率范围应为400MHz至550MHz(MHz为一百万赫兹)，但组件特性漂移的压控震荡器，其压控频率范围却变动漂移至470MHz至670MHz，这就代表了，发生组件特性漂移的压控震荡器将无法震荡出400MHz至470MHz的频率，这会导致压控震荡器无法发挥原先预期的效果，使其频率不稳定，容易发生抖动现象，甚至使锁相电路锁相失败。
发明内容
本发明提出一种具有较佳压控频率特性的压控震荡器及相关技术，其可补偿组件间的组件特性漂移，使其压控频率特性不会随组件特性漂移而发生大幅度的变动，进而克服已知技术的缺点，增进压控震荡器的稳定性并减少抖动现象的发生。
本发明压控震荡器中设有一转换电路，一复制偏压电路及一环式震荡器。在本发明的转换电路中，采用了两个具有源极电阻的金属氧化物半导体晶体管，以源极退化配置来将控制电压线性地转换为控制电流，并配合电流相减架构，以便在控制电压至控制电流的转换关系中，能够尽量排除金属氧化物半导体晶体管阈值电压的组件特性漂移因素，使控制电压至控制电流的转换关系主要受控于源极电阻的阻值。
本发明的复制偏压电路则以一二极管形式连接的金属氧化物半导体晶体管来当作负载单元，定值参考电流流经此负载单元后可建立一负载电压，复制偏压电路根据直流偏压电压与此负载电压间的电压差异，即可提供一摆幅电压。在压控震荡器所产生的震荡讯号/时钟中，摆幅电压即定义了此震荡讯号的摆动幅度，也就是震荡讯号中高低电平间的电平差。由于本发明的电路配置，摆幅电压主要受控于负载单元的电气特性，也就是负载单元中金属氧化物半导体晶体管的阈值电压。
本发明的环式震荡器则以多个延迟器环式串接而成。各个延迟器中可包含有两个反相器，各反相器具有一输入端及一输出端，同一延迟器中的两个反相器由其输入端分别接受前一延迟器的的反相输出，以从输出端输出两反相输出讯号至次一延迟器。当一反相器的输入端讯号转变电平时，该反相器可驱动而将输出讯号的电平反相转变；各反相器用来驱动电平转变的电流即由控制电流来主控。另外，本发明延迟器中还增设了两个负阻单元，各负阻单元对应于一反相器，并由另一反相器的输出端讯号来控制各负阻单元的导通与否。当某一反相器导通电流而要将其输出端讯号的电压电平拉低时，该反相器对应的负阻单元也会随之导通，协助使输出端的讯号能充分的转变，使其转变程度能符合摆幅电压。综合电平转变的驱动电流(即控制电流)及转变程度(即摆幅电压)可知，当各反相器响应输入端的讯号改变而要改变输出端的讯号电平时，会有一段延迟时间，此延迟时间即取决于控制电流与摆幅电压。环式串连各延迟器的延迟时间，也就决定了环式震荡器中震荡讯号的周期与频率，使频率正比于控制电流，反比于摆幅电压。经由控制电压至控制电流间主控于源极电阻的线性转换关系，压控震荡器的震荡频率即和控制电压间有线性关系，而此线性关系(即压控频率特性)则主要受控于源极电阻的阻值与摆幅电压两者的乘积(源极电阻即前述转换电路中提到的源极电阻)。
当本发明压控震荡器中的各组件发生组件特性漂移时，由于本发明压控震荡器中的上述配置，各组件间的组件特性漂移将可以互相补偿，并使频率与控制电压间的压控频率特性能够较佳地地抗组件特性漂移的影响。而此互相补偿的原理可说明如下。当源极电阻的阻值因组件特性漂移而改变时，负载单元的特性也会随之漂移，使摆幅电压会随相反的趋势漂移。既然频率与控制电压的线性关系受控于源极电阻与摆幅电压的乘积，而在发生组件特性漂移时两者发生又会呈相反趋势的改变，故两者的乘积能够因相互补偿而不致大幅变动，这也使得控制电压与频率间的压控频率特性能够维持稳定。举例来说，在某些工艺变异下，会使源极电阻的阻值漂移而变大，同时也会使金属氧化物半导体晶体管的导通驱动能力变小。因此，在复制偏压电路中，负载单元的负载电压也会增加，因为负载单元的导通电流受控于定值电流，故其跨压(也就是负载电压)势必要增加以适应变小的导通驱动能力。由于摆幅电压为偏压电压与负载电压间的电压差，故摆幅电压会随负载电压增加而减少。换句话说，当源极电阻的阻值漂移增高，摆幅电压则会随相反趋势而漂移降低，故两者间可相互补偿，使得控制电压与频率间的压控频率特性能够大幅地排除组件特性漂移的因素；即使组件发生了组件特性漂移，压控频率特性还是不会大幅变动。这样一来，就能实现出较佳的压控频率特性，减少讯号抖动现象，并增加压控震荡的稳定度。
图1为一典型压控震荡器的功能方块示意图。
图2为图1压控震荡器的电路架构示意图。
图3为本发明压控震荡器的功能方块示意图。
图4、图5为图3中各相关电路的电路架构示意图。
图6比较了图1与图3中压控震荡器在不同组件漂移的情形下所实现出来的压控频率特性。
图7为图3中压控震荡器运用于一锁相电路中的示意图。
附图符号说明10、30 压控震荡器12、32 转换电路14、34 复制偏压电路16、36 环式震荡器
18、38 电流镜 20、40、46 电流源22、42 电压源 6A-6B 图表Rp、R 电阻Vdd、Vg 偏压电压ip+、ip-、ip(n)+、ip(n)-输入端op+、op-、op(n)+、op(n)-输出端Ictrl 控制电流A1、A 放大器Vsw 摆幅电压Dp、D、D(n)、Dp(n) 延迟器Vctr 控制电压P0、P、Ps、Pd 节点Vc 电压Ifb、Ivic、Ic sb、Id、Iext、Ic 电流Q1-Q3、Q6-Q9、Qm、Qa-Qa’、Qb-Qb’、M1-M3、Md、Mdio、M6-M9、Ma-Ma’、Mb-Mb’、Mm、Mnr、Mnr’ 晶体管具体实施方式
请参考图1；图1为一典型压控震荡器10的功能方块示意图。压控震荡器10用来根据一控制电压Vctrl来提供一震荡讯号(或时钟)，使震荡讯号的频率高低对应于控制电压Vctrl的电压大小。压控震荡器10中设有一转换电路12、一复制偏压电路14及一环式震荡器16。环式震荡器16中则另设有复数个环式连接的延迟器Dp(图1中以四个延迟器做为代表)。在图1的例子中，各延迟器Dp设有差动输入端ip+与ip-分别用来接收互为反相的两个输入讯号，并设有两个输出端op-与op+来分别输出两个互为反相的输出讯号。
在压控震荡器10中，转换电路12用来将控制电压Vctrl转换为一对应的控制电流Ictrl，此控制电流Ictrl会传输至复制偏压电路14及各个延迟器Dp。复制偏压电路14即可根据控制电流Ictrl及一摆幅电压来调控各延迟器Dp的运作偏压。各延迟器Dp的运作情形则为当其输入端ip+的讯号发生电平转变时，延迟器Dp可在一段延迟时间使其对应输出端op-的讯号转换电平；同理，当输入端ip-的讯号发生电平转变时，延迟器Dp也会使对应输出端op+的讯号在延迟时间后发生电平转变。而复制偏压电路14对各延迟器Dp的偏压调控即可调整此一延迟时间的长短，使延迟时间由摆幅电压与控制电流Ictrl的大小来主控。
请参考图2(与图1)；图2即为典型压控震荡器10的电路配置示意图。图2中显示了典型技术中转换电路12与复制偏压电路14的电路设计，并以一延迟器Dp(n)(即第n个延迟器Dp)来代表环式震荡器16(图1)中各延迟器与转换电路12、复制偏压电路14的电连情形；各电路偏压于偏压电压Vdd与偏压电压Vg(接地电压)之间。如图2所示，典型技术下的转换电路12设有一个p型金属氧化物半导体晶体管Q1，并在其源极搭配一电阻Rp而架构出源极退化的电路配置；晶体管Q1的栅极则受控于偏压电压Vdd与控制电压Vctrl之差(Vdd-Vctrl)。由于晶体管Q1的源极退化配置，晶体管Q1导通的电流Ivic可表示为(Vctrl-|Vth_Q1|)/Rp，其中Vth_Q1为晶体管Q1的阈值电压(threshold voltage)。两匹配的p型金属氧化物半导体晶体管Q2、Q3则形成一电流镜，用来将一定电流源(constant current source)20所提供的电流Ifb镜射至晶体管Q2，使电流Ifb与Ivic合流为控制电流Ictrl。也因此，控制电流Ictrl可表为Ictrl＝Ifb+(Vctrl-|Vth_Q1|)/Rp，而此等式就代表了控制电压Vctrl至控制电流Ictrl间的转换关系。这样一来，转换电路10也就可将控制电压Vctrl转换为控制电流Ictrl。请注意，在此典型的转换电路设计中，此Vctrl至Ictrl的转换关系与电阻Rp有关(故电阻Rp可视为一参考阻抗)，也和晶体管Q1的阈值电压Vth_Q1有关。控制电流Ictrl可经由一电流镜18镜射，并传输至复制偏压电路14。
如图2所示，在典型技术下，延迟器Dp(n)是以p型金属氧化物半导体晶体管Qb搭配一n型金属氧化物半导体晶体管Qa来形成一反相器，n型金属氧化物半导体晶体管Qa’与p型金属氧化物半导体晶体管Qb’则用来形成另一反相器。晶体管Qa、Qa’互相匹配，其栅极分别做为各反相器的输入端ip(n)+与ip(n)-。晶体管Qb、Qb’互为匹配的晶体管，其漏极则分别做为输出端op(n)-与op(n)+。晶体管Qa、Oa’互相电连的源极则可视为两反相器的电流端，使两反相器于此电流端共同电连于一n型金属氧化物半导体晶体管Qm。
在图2中的典型复制偏压电路14，则是以一定电压源22(譬如说是由一带隙电路-bandgap circuit-所架构的)来提供一定值的摆幅电压Vsw，此电压Vsw即为摆幅电压。搭配各延迟器中的p型金属氧化物半导体晶体管，复制偏压电路14中的p型金属氧化物半导体晶体管Q6与各延迟器中的晶体管Qb、Qb’互相匹配，而这些晶体管的栅极偏压则统一受控于复制偏压电路14中的放大器A1(放大器A1可以是一高增益的差动放大器)。搭配各延迟器中的晶体管Qm，复制偏压电路中也设有一对n型金属氧化物半导体晶体管Q8、Q9，这两个晶体管Q8、Q9和各延迟器中的晶体管Qm互为匹配的晶体管，使晶体管Q8、Q9及各延迟器中的晶体管Qm能和复制偏压电路14中的另一n型金属氧化物半导体晶体管Q7架构形成一电流镜；此一电流镜可将转换电路12提供的控制电流Ictrl镜射至晶体管Q9以及各延迟器中的晶体管Qm，而各延迟器Dp中的晶体管Qm也就可视为此一电流镜中的一个电流镜单元。
经由晶体管Q7的导通，晶体管Q6也会导通控制电流Ictrl。放大器A1则可根据节点P0的电压(图中未显示)与电压(Vdd-V sw)来回馈调控晶体管Q6的栅极偏压，使晶体管Q6可在导通电流Ictrl的情况下将节点P0的电压维持于电压(Vdd-Vsw)。也就是说，放大器A1的栅极偏压调控，可使晶体管Q6在导通电流Ictrl的情况下将其源极、漏极间跨压维持于摆幅电压Vsw。
综合复制偏压电路14对晶体管Qb、Qb’的栅极偏压调控，以及对晶体管Qm的导通电流调控，延迟器Dp运作的情形即可描述如下。假设延迟器Dp(n)由输入端ip(n)+接收的讯号开始由低电平反相转变为高电平，同时其输入端ip(n)-的讯号开始由高电平反相转变为低电平。当输入端ip(n)+的讯号转变为高电平时，晶体管Qa开始导通，同时晶体管Qa’则因输入端ip(n)-转变为低电平而关闭不导通。藉由晶体管Qa的导通，晶体管Qm镜射的电流Ictrl会导通于晶体管Qb与Qa上，而复制偏压电路对晶体管Qb的栅极偏压调控就会使输出端op(n)-的电压电平下降至电压(Vdd-Vsw)，也就是节点P0的电压电平。换句话说，电压(Vdd-Vsw)就定义了输出讯号的低电平，反之，电压Vdd就定义了输出讯号的高电平。等效上来说，晶体管Qa、Qb导通了电流Ictrl来对输出端op(n)-上的等效电容放电(此等效电容包括了与此输出端电连的各晶体管的寄生电容等等)，使其电压电平下降电压Vsw以触发输出端op(n)-的讯号反相转变；而这也就定义了延迟器Dp(n)所能引入的延迟时间，使延迟时间大致上正比于电流Ictrl而反比于摆幅电压Vsw。同理，在输出端op(n)-的讯号电平由高电平下降至节点P0的电平的同一期间，晶体管Qb’所导通的电流则会对输出端op(n)+上的等效电容充电，使输出端op(n)+的电压由低电平转变为高电平。
在环式震荡器16中沿环式回路反复地使各延迟器依序转换电平，就能在各延迟器的输出端形成震荡讯号(或时钟)。总和环式震荡器16(图1)中的各个延迟器所能引入的延迟时间，就能计算出此环式震荡器所能震荡出的频率，其震荡频率f可表示为f＝Ictrl/(N*Ceff*Vsw)；其中，N为环式震荡器中延迟器的个数(像在图1例子即为N＝4)，Vsw为复制偏压电路14提供的摆幅电压(图2)，Ceff则是各延迟器于各输出端的等效电容值。再根据转换电路12所定义的Vctrl至Ictrl转换关系Ictrl＝(Vctrl-|Vth_Q1|+Rp*Ifb)/Rp，震荡频率f就可表示为f＝(Vctrl-|Vth_Q1|+Rp*Ifb)/(N*Ceff*R*Vsw)，而这也就是典型压控震荡器10所建立出来的压控频率特性；其中，Rp为转换电路12中的源极电阻值(图2)，Vth_Q1则为晶体管Q1的阈值电压。
由上述的讨论可看出，典型压控震荡器10所建立的压控频率特性较容易随组件特性漂移而变动。虽然电容值Ceff是一个比较不容易发生漂移的值，但压控频率特性中所依赖的其它组件特性，像是晶体管Q1的阈值电压Vth_Q1、电阻Rp的电阻值等等，这些数值都会受组件特性漂移而改变，导致整个压控频率特性也容易随之漂移，大幅地偏移出原先设计的压控频率特性。此外，如前面讨论过的，当延迟器Dp(n)中有一输入端的讯号要由低电平转变为高电平时，该输入端对应的晶体管(即晶体管Qa或Qa’)会导通而驱动其对应输出端的电压下降。但在典型的延迟器设计中，此一驱动用晶体管(Qa或Qa’)常会因驱动力不足而无法将其对应输出端的电平充分地拉低，也就是说，其驱动力无法快速地使输出端所降低的电平完全符合摆幅电压Vsw。由于上述压控频率特性的推导基础的一是「输出端电平改变相当于摆幅电压Vsw 」，但若驱动晶体管无法驱动充分的电平改变，其实际实现出来的压控频率特性也将无法符合原先的设计。当压控震荡器要用来震荡出高频震荡讯号时，驱动力不足的情形会更严重。
为了改善典型压控震荡器的上述缺点，本发明提出了具有较佳电路架构的压控震荡器设计，以使组件间的特性漂移能相互补偿，减少组件特性漂移对压控频率特性的影响。请参考图3；图3即为本发明压控震荡器30的功能方块示意图。本发明压控震荡器30用来根据一控制电压Vctrl提供一具有对应频率的震荡讯号，使震荡讯号的频率高低对应于控制电压Vctrl的电压电平大小。如图3所示，本发明压控震荡器30中设有一个具有电流相减架构的线性转换电路32、一个可补偿组件特性漂移的复制电压电路34及一具有增强驱动力的环式震荡器36。转换电路32用来将控制电压Vctrl线性地转换为一对应的控制电流Ictrl；复制偏压电路34则能根据控制电流Ictrl及一摆幅电压来调控环式震荡器36的偏压。环式震荡器36中有复数个延迟器D(图3中以四个做为代表)，各个延迟器D可具有一对差动输入端ip+、ip-，分别对应于两差动输出端op-、op+；当一输入端的讯号电平(像是电压电平)转变时，延迟器D就可在延迟一段延迟时间后使其对应输出端的讯号转变电平。而复制偏压电路34对环式震荡器36的偏压调控也就决定了此延迟时间的长短。经由环式震荡回路在复数个延迟器间的循环触发，任一延迟器D的任一输出端讯号就会周期性震荡而可作为压控震荡器30所提供的震荡讯号。
延续图3的实施例，请继续参考图4及图5；图4、图5进一步披露了本发明中各电路的电路架构。其中，图4显示的是转换电路32的电路架构，图5则以一延迟器D(n)做为代表来示意本发明中复制偏压电路34及各延迟器D的电路架构及相互电连的情形；图4及图5的各电路偏压于直流偏压电压Vdd及Vg(像是接地电压)之间。首先，如图4所示，本发明的转换电路32中采用了两个p型金属氧化物半导体晶体管M1及Md，这两个晶体管搭配了两个互相匹配的源极电阻R(可视为参考电阻)而分别形成两个源极退化配置的源极退化装置。控制电压Vctrl由晶体管M1的栅极馈入，而源极电阻R的源极退化配置，会使晶体管M1导通的电流Ivic相当于(Vctrl-|Vth_M1|)/R；其中Vth_M1即为晶体管M1的阈值电压。在另一晶体管Md处，则以一定电压源42(可用带隙电路这种可抵抗组件特性漂移的电路来实现)来提供一定值电压Vc；经由晶体管Md的源极退化配置，晶体管Md导通的电流Id则可表示为(Vc-|Vth_Md|)/R；Vth_Md即为晶体管Md的阈值电压。经由适当的晶体管布局设计，可使晶体管M1的阈值电压Vth_M1相等于晶体管Md的阈值电压Vth_Md。
晶体管Md导通的电流Id会传输至节点Ps。在节点Ps，还电连有一定电流源40，其可根据电压Vc而提供一电流Ic，使电流Ic的值相当于2*Vc/R(R即源极电阻的阻值)。由于电流源Ic限制了节点Ps处的电流，故节点Ps于另一分支上的电流Icsb就等于(Ic-Id)，这也就是电流相减架构的功用。由于电流Ic与电压Vc间的关系，故电流Icsb可表示为Icsb＝2*Vc/R-(Vc-|Vth_Md|)/R＝(Vc+|Vth_Md|)/R。另一方面，匹配的两p型金属氧化物半导体晶体管M2、M3则形成电流镜，将晶体管M3上的电流Icsb镜射至晶体管M2；而此电流Iebs就会和晶体管M1的电流Ivic合流以形成控制电流Ictrl。也因此，控制电流Ictrl可表示为Ictrl＝Ivic+Icsb＝(Vctrl-|Vth_M1)/R+(Vc+|Vth_Md)/R＝(Vctrl+Vc)/R；这也就是转换电路32在控制电压与控制电流间所建立的线性转换关系，使控制电压Vctrl可经由此转换关系而被线性地转换为控制电流Ictrl。和图2中的典型转换电路12比较可知，本发明所采用的转换电路32可以将晶体管的阈值电压排除于Vctrl-Ictrl转换关系之外，使控制电压至控制电流间的转换关系不再会随阈值电压的漂移而变动。而源极电阻R则可视为一参考阻抗，因其阻值会与控制电压至控制电流的转换关系相关。转换电路32根据控制电压Vctrl而转换出的控制电流Ictrl可经由一输出电路(譬如说是经由图4中的电流镜38镜射)而传输至复制偏压电路34。
请继续参考图5。图5中是以一延迟器D(n)来代表本发明环式震荡器36中各个延迟器D的共通电路架构。延迟器D(n)代表第n个延迟器，其内设有两个互相匹配的n型金属氧化物半导体晶体管Ma、Ma’以及两个互相匹配的p型金属氧化物半导体晶体管Mb、Mb’。其中，晶体管Ma、Mb形成一个反相器，晶体管Ma的栅极为输入端ip(n)+，而晶体管Mb的漏极则为输出端op(n)-。同理，晶体管Ma’、Mb’则形成另一个反相器，晶体管Ma’的栅极为输入端ip(n)-，晶体管Mb’的漏极则为输出端op(n)+。另外，两反相器于晶体管Ma、Ma’的源极则为电流端，两反相器分别经由此电流端而电连于一n型金属氧化物半导体晶体管Mm。为了实现较佳的压控频率特性，本发明还在延迟器中增设了两个n型金属氧化物半导体晶体管Mnr、Mnr’，分别作为两反相器的负阻单元。此两晶体管Mnr、Mnr’可为互相匹配的晶体管；其中晶体管Mnr对应于晶体管Ma/Mb所形成的反相器，故晶体管Mnr电连于输出端op(n)-与晶体管Ma的源极间，其栅极则受控于另一反相器的输出端op(n)+。对称地，晶体管Mnr’则对应于晶体管Ma’/Mb’所形成的反相器，故晶体管Mnr’电连于输出端op(n)+与晶体管Ma’的源极间，其栅极则受控于另一反相器的输出端op(n)-，以根据输出端op(n)-的电压电平高低而导通或不导通。
当多个延迟器D要连接为环式回路时，其连接方式可说明如下。假设环式震荡器36中有N个延迟器D，对第n个延迟器D(n)来说(n＝0，1，...，(N-2))，延迟器D(n)的输出端op(n)-可连接于次一延迟器D(n+1)的输出端ip(n+1)+；延迟器D(n)的输出端op(n)+则可连接于次一延迟器D(n+1)的输入端ip(n+1)-。若N为偶数，则第N个延迟器D(N-1)的输出端op(N-1)+与op(N-1)-可分别连接回第1个延迟器D(0)的输入端i p(0)+与ip(0)-。若N为奇数，则第N个延迟器的输出端op(N-1)+与op(N-1)-可分别连接回第1个延迟器D(0)的输出端ip(0)-与ip(0)+。经由环式回路的连接，各延迟器D在任一输出端的讯号即可作为环式震荡器36所提供的震荡讯号。
搭配各延迟器D中的晶体管Mm，复制偏压电路34中也设有与晶体管Mm匹配的两个n型金属氧化物半导体晶体管M8、M9，使晶体管M8、M9、各个延迟器中的晶体管Mm可以和另一n型金属氧化物半导体晶体管M7共同形成一个电流镜，此一电流镜可由晶体管M8接收转换电路32所提供的控制电流Ictrl，并将此控制电流Ictrl镜射至晶体管M9与各个延迟器D的晶体管Mm，故晶体管Mm也可视为各延迟器D中的一个电流镜单元。
搭配各延迟器D中的晶体管Mb、Mb’，复制偏压电路34中则设有与各晶体管Mb、Mb’互相匹配的一个p型金属氧化物半导体晶体管M6。复制偏压电路34中的放大器A(可用高增益的差动放大器来实现)则可根据节点Pd与节点P的电压差来调控晶体管M6以及各晶体管Mb、Mb’的栅极偏压。由于放大器A与M6架构出一回授控制的回授电路，而晶体管M6又导通了电流Ictrl，故放大器A对晶体管M6的栅极电压调控会使晶体管M6在导通电流Ictrl的情况下将节点P的电压维持与节点Pd的电压相等。
为了实现较佳的压控频率特性，本发明在复制偏压电路34中特别设有一个二极管形式连接的n型金属氧化物半导体晶体管Mdio，以做为一负载单元(即一负载电路)。复制偏压电路34中的定电流源46则用来提供一定值电流Iext。此定电流源46可用一带隙电路来实现，使电流Iext的电流大小能抵抗组件特性漂移而维持定值，故电流Iext可视为一标准的参考电流。而此电流Iext即可注入负载单元Mdio，以根据负载单元的二极管电流-电压关系而建立起节点Pd的电压。电流Iext在负载单元上建立的跨压可称为负载电压，而此负载电压与偏压电压Vdd间的差异即可当作是本发明复制偏压电路34所提供的摆幅电压Vsw(如图5中所标示的)。也就是说，在放大器A与晶体管M6的联合运作下，节点P的电压会被维持于电压(Vdd-Vsw)。
综合转换电路32、复制偏压电路34及环式震荡器36中的电路架构与连接，本发明延迟器D(n)的运作情形可描述如下。假设输入端ip(n)+的讯号开始由低电平转变为高电平，同时间输入端ip(n)-的讯号也开始反相地由高电平转变为低电平。输入端ip(n)+的高电平会使晶体管Ma导通，使晶体管Mm镜射的电流Ictrl会导通于晶体管Mb，再配合放大器A的栅极偏压调控，输出端op(n)-的电压电平就会从原先的电压Vdd而被快速拉低，在经过一段延迟时间后被拉低至电压(Vdd-Vsw)，而此电压电平(Vdd-Vsw)也就定义了震荡讯号中的低电平。等效上来说，延迟时间的长短就是用电流Ictrl来将输出端op(n)-处的等效电容放电，使其放电幅度达到摆幅电压Vsw。因此，在合理的估计下，延迟时间也就正比于控制电流Ictrl，并反比于摆幅电压Vsw。
另一方面，当输出端op(n)-的讯号在转变电平的期间，另一反相器中的晶体管Ma’会因为输入端ip(n)-的低电平讯号而停止导通，由导通的Mb’来对输出端op(n)+的等效电容充电，使其能在一段延迟时间后由原先的低电平而上升至高电平。
当两输出端op(n)+、op(n)-在转变电平的期间，晶体管Mnr也会因输出端op(n)+的高电平讯号而开始导通，协助晶体管Ma一起驱动输出端op(n)-的放电，使输出端op(n)-的电压能够快速充分地转变，让输出端op(n)-的电压改变幅度能充分地达到摆幅电压Vsw所定义的幅度。而这也就是本发明得以实现出较佳压控频率特性的技术之一。等效上来说，当晶体管Mnr导通时，可提供一负阻抗来减少输出端op(n)-的寄生电阻效应，使输出端op(n)-的电压电平能快速地充分转变，这也使得本发明能在高震荡频率下依然维持较佳的压控频率特性。另外，在晶体管Ma’停止导通时，晶体管Mnr’也会因输出端op(n)-的低电平而停止导通。
结合环式震荡器36中各延迟器于环式回路上循环相互触发所产生的讯号，就能作为环式震荡器36的震荡讯号；而此震荡讯号的周期就正比于各延迟器的延迟时间。因此，在合理的估计下，震荡频率f可表示为f＝Ictrl/(N*Ceff*Vsw)；其中，N为延迟器的个数，Ceff则是在延迟器中各输出端上的等效电容(包括与该输出端相连的各晶体管的寄生电容等等)。代入转换电路32在控制电压Vctrl与控制电流Ictrl之间建立的转换关系Ictrl＝(Vctrl+Vc)/R，则本发明压控震荡器30所建立的压控频率特性即可表示为f＝(Vctrl+Vc)/(N*Ceff*R*Vsw)。
观察上述本发明的压控频率特性，可发现以下特点。首先，控制电压Vctrl与震荡频率f间有良好的线性关系，故可减少压控震荡器的抖动现象，实现出更为稳定的压控震荡器。另外，本发明的压控频率特性也不容易因组件特性漂移而有大幅的变动。与图1、图2中的典型压控震荡器10相比较，本发明的压控频率特性中已经排除了阈值电压对压控频率特性的影响，故本发明中的压控频率特性只剩下(R*Vsw)此一乘积会影响压控频率特性；其中，R为转换电路32中源极电阻的阻值，Vsw则为复制偏压电路34所建立的摆幅电压。而在本发明中，由于摆幅电压Vsw是由负载单元(即晶体管Mdio)所建立的，本发明将可使电阻R与摆幅电压Vsw这两项因素在组件特性漂移时相互补偿，让(R*Vsw)此一乘积不会在组件特性漂移的情况下大幅改变，进一步使本发明的压控频率特性能对组件特性漂移具有较佳的抵抗力。
如前所述，摆幅电压Vsw是依据定值电流Iext于负载单元(也就是二极管连接的晶体管Mdio)上建立的跨压所产生的。如本领域的技术人员所知，对二极管连接的晶体管Mdio来说，其漏极-源极间的电压-电流关系可表示为i＝0.5*u*Cox*(W/L)*(v-Vth_Mdio)^2；其中，i、v分别代表漏极/源极间的电流与电压，u为载流子移动率(mobility)，Cox为栅极电容，(W/L)为金属氧化物半导体晶体管的通道宽度与长度之比，Vth_Mdio则为晶体管Mdio的阈值电压；而0.5*u*Cox*(W/L)等效上就能代表晶体管Mdio的导通驱动能力。根据图5中电路配置，将Iext与Vsw代入上述的电流-电压关系，即可得到Iext＝0.5*u*Cox*(W/L)*(Vdd-Vsw-Vth_Mdio)^2。
了解摆幅电压的相关等式后，本发明使源极电阻R与摆幅电压Vsw互相补偿的运作原理即可说明如下。举例来说，在某些工艺变异或运作温度的影响下，会使电阻R的阻值漂移变大(大于原先的设计值)。但由于电阻R与晶体管Mdio会在同一工艺下形成于同一芯片上，故相同的工艺变异也会使晶体管Mdio的载流子移动率u大幅减小(而其阈值电压Vth_Ndio则会小幅减少)。但由于负载单元的电流受制于定值电流Iext，为了顺应此定值电流Iext的注入，负载单元跨压(即晶体管Mdio的源极/漏极间跨压)就要随之增大来弥补减少的载流子移动率(也就是减小的导通驱动能力)，这样才能维持定值电流Iext的导通(由于定值电流Iext是以带隙电路提供，故其电流值不致于随工艺变异而漂移)。而当晶体管Mdio的跨压增加，摆幅电压Vsw就会随之变小，因此，也就能补偿漂移变大的阻值R，使(R*Vsw)此一乘积不致于随组件特性漂移而大幅变动，并进一步使本发明的压控频率特性较能抵抗组件特性漂移。
另外，当压控震荡器30运作于较高的温度时，各延迟器D的作用也会因组件特性漂移而变慢，也就是使延迟时间漂移变长。然而，在较高温度下，晶体管Mdio的跨压亦会增加，连带地使摆幅电压Vsw缩小。由于震荡频率会反比于延迟时间与摆幅电压的乘积，故摆幅电压的缩小能和延迟时间的增加相互补偿，进而维持震荡频率，使压控频率特性能抵抗操作温度所引发的组件特性漂移。
换句话说，在本发明所特别设计的电路架构下，只要源极电阻R与晶体管Mdio所形成的负载单元能有电气性质上的耦合(像是在同一工艺中形成于同一芯片上)时，其特性漂移就能相互补偿，使本发明所实现出来的压控频率特性更能抵抗组件特性漂移。更具体地说，当源极电阻R(也就是参考阻抗)的阻值朝向某一趋势漂移时，负载单元的特性漂移会使负载单元的负载电压(也就是负载单元的跨压)朝向相同趋势漂移，并使摆幅电压Vsw朝相反趋势漂移，进而补偿参考阻抗的阻值漂移，维持较佳的压控频率特性。
请参考图6；图6是以电路仿真的结果来比较典型压控震荡器10(第1-2图)与本发明压控震荡器30(图3-5)在不同情形下的压控频率特性。在图6中，图表6A为典型压控震荡器的压控频率特性，图表6B则为本发明压控震荡器所实现出来的压控频率特性；各图表的横轴为电压(单位为伏特)，纵轴则为频率(单位为MHz)。各图表中的不同压控曲线则代表不同工艺变异下所制造出来的压控震荡器运作于不同温度时所实现的压控频率特性；如各曲线的标示(legend)所示，其中TT、SS、FF代表不同的工艺变异(像是所谓的快工艺FF与慢工艺SS)，而工艺变异后的数字代表压控震荡器的运作温度(摄氏温度)。譬如说，标示为SS(70)的曲线就代表SS的慢工艺变异下所制造出来的压控震荡器运作于温度70度时所实现出来的压控频率特性。换句话说，各图表中不同的曲线就代表了不同程度的组件特性漂移对压控频率特性的影响。
观察图6中的图表6A可知，在图1-2中典型设计的压控震荡器10极易受组件特性漂移的影响；当组件特性因工艺变异或/及运作温度而漂移时，其压控频率特性也会随之发生大幅的变动。在不同的组件特性漂移下，不同压控频率特性所涵盖的压控频率范围也会大幅变动，无法有良好的交集，这就代表了在不同组件特性漂移的情形下，典型压控震荡器10可能震荡不出其应有的频率。像在图表6A中，标示为FF(0)的曲线可涵盖485MHz至660MHz的压控频率范围，但标示为SS(125)的曲线所涵盖的压控频率范围却仅为360MHz至480MHz，两者的交集甚少，代表组件特性漂移会大大地改变典型压控震荡器10的压控频率特性。
相较之下，由图6中的图表6B可知，本发明于图3至图5中的压控震荡器30就更能抵抗组件特性漂移。即使发生了不同程度的组件特性漂移，各个对应的压控频率特性曲线还是相当集中，各曲线所涵盖的压控频率范围也有良好的交集，代表本发明的电路设计技术的确能实现出较佳的压控频率特性来抵抗组件特性漂移的影响。
请参考图7。图7即为本发明压控震荡器30运用于一锁相电路的示意图。此锁相电路中可设有一相位检测器、一电荷泵浦(charge pump)、一低通滤波器，并可配合本发明的压控震荡器以形成一锁相回路。此锁相电路可根据一参考讯号(或时钟)而产生一同步的震荡讯号。其中，相位检测器可比较参考讯号与震荡讯号的频率/相位差异，电荷泵浦与低通滤波器可将两者间的频率/相位差异转化为低频的控制电压Vctrl，而压控震荡器就能根据此控制电压Vctrl的频率大小来调整震荡频率的特性，使震荡讯号能逐渐修正其频率，最后和参考讯号达到同步。
综合以上讨论可知，相较于已知/典型的压控震荡器设计，本发明所披露的压控震荡器设计不仅能实现出线性的压控频率特性来减少讯号抖动，也能使压控频率特性更能抵抗组件特性漂移的影响，使压控频率特性不会随组件特性漂移而大幅变动，这样就能使压控震荡器的运作更为稳定、讯号抖动更少，也更能广泛运用于各种运作环境。除了作为压控震荡器之外，本发明的技术精神也可实现压控延迟器等等。而在本发明的各个电路中，除了图4、图5所披露的电路设计外，其它等效的电路设计也能用来实现本发明的精神。举例来说，在图5的实施例中，本发明是以一二极管形式连接的金属氧化物半导体晶体管Mdio来做为一负载单元，并根据此负载单元的跨压来提供摆幅电压Vsw。在此处，此负载单元也可用一电阻来实现，以定电流Iext在此电阻上建立的跨压，并根据定值偏压的直流偏压电压Vdd与此跨压间的电压差来提供摆幅电压Vsw。当转换电路32中源极电阻R的阻值因组件特性漂移而变大时，负载单元的阻值也会变大，进而使摆幅电压Vsw朝相反趋势变小，使源极电阻的阻值与摆幅电压Vsw能相互补偿，实现本发明的技术精神。甚至，此负载单元中还可利用一电阻与一二极管形式连接的金属氧化物半导体晶体管来串连实现。
另外，经由本发明于图4、图5的披露后，本领域的普通技术人员也应该能轻易地依据互补金属氧化物半导体晶体管的工作原理来互补地改变n型与p型金属氧化物半导体晶体管的配置。举例来说，在本发明于图5的实施例中，各延迟器于偏压电压Vdd至Vg间的电路配置依序为栅极受控于复制偏压电路的p型金属氧化物半导体晶体管Mb/Mb’、栅极作为输入端的n型金属氧化物半导体晶体管Ma/Ma’与作为负阻单元的n型金属氧化物半导体晶体管Mnr/Mnr’、作为电流镜单元的n型金属氧化物半导体晶体管Mm。然而，根据n型/p型金属氧化物半导体晶体管的互补工作原理，延迟器于偏压电压Vdd与Vg间的电路设计排列也可合理的变更为作为电流镜单元的p型金属氧化物半导体晶体管、两个栅极作为输入端的p型金属氧化物半导体晶体管(并搭配两个作为负阻单元的p型金属氧化物半导体晶体管)、两个栅极受控于复制偏压电路的n型金属氧化物半导体晶体管以适当地导通控制电流Ictrl。当然，延迟器的设计变更，对应的复制偏压电路及转换电路的电路设计也需要变更，然而，根据本发明于图4、图5的披露，这些变更应为本领域的普通技术人员能循例完成的，故亦应属于本发明的涵盖范围。除此之外，本发明也可采用单一反相器来实现一延迟器，也就是在一延迟器中只有一个输入端及一个对应的输出端；若采用此种延迟器，环式震荡器中可利用奇数个延迟器来架构环式震荡。又譬如说，在图4中，转换电路32的源极退化配置是将源极电阻R配置于偏压电压Vdd与一p型金属氧化物半导体晶体管的源极之间，但依据n型/p型金属氧化物半导体晶体管的互补工作原理，此源极退化的配置也可用一n型金属氧化物半导体晶体管来实现，也就是将源极电阻配置于此n型金属氧化物半导体晶体管的源极与偏压电压Vg之间以实现源极退化配置，以此类推。
以上所述仅为本发明的较佳实施例，凡依本发明的权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。
权利要求
1.一种压控震荡器，用以根据一控制电压提供一对应的震荡讯号，使该震荡讯号频率大小对应于该控制电压的大小，该压控震荡器包含有一转换电路，用以将该控制电压转换成一控制电流；一复制偏压电路，连接至该转换电路，设有一负载单元用以提供一摆幅电压；以及一环式震荡器，连结至该复制偏压电路，其中该环式震荡器包含有至少一延迟器互相串接，该延迟器包含有一对差动输入端，分别反相对应有一对差动输出端，当有一讯号于其中一输入端电平转换时，该延迟器使得该讯号于一延迟时间后于对应的一输出端输出至下一级该延迟器，经由该环式震荡器的循环触发后，使得该讯号周期震荡成该震荡讯号；其中该复制偏压电路根据该控制电流以及该摆幅电压调整该环式震荡器的偏压，用以决定该延迟时间。
2.如权利要求1所述的压控震荡器，其中该转换电路偏压于一偏压电压以及一接地电压间，该转换电路包含有一第一源极退化装置，其中该控制电压由该第一源极退化装置馈入，并形成一第一导通电流；一第二源极退化装置，其中利用一定电压源提供一定电压至该第二源极退化装置，并形成一第二导通电流；以及一第一电流镜，连结于该第一源极退化装置以及该第二源极退化装置间。
3.如权利要求2所述的压控震荡器，其中该第一源极退化装置包含有一第一晶体管以及一第一参考电阻，其中该第一参考电阻一端连结至该第一晶体管的源极，一端接收该偏压电压，而该控制电压由该第一晶体管的栅极馈入，并于该第一晶体管的漏极形成该第一导通电流；其中该第二源极退化装置包含有一第二晶体管以及一第二参考电阻，其中该第二参考电阻一端连结至该第二晶体管的源极，一端接收该偏压电压，该定电压源由该第二晶体管的栅极馈入，并于该第二晶体管的漏极形成该第二导通电流。
4.如权利要求3所述的压控震荡器，其中该第一电流镜包含有一第三晶体管以及一第四晶体管，其中该第三晶体管以及该第四晶体管的源极分别连结该偏压电压，该第三晶体管以及该第四晶体管的栅极互相连接，该第四晶体管的漏极连结至该第三晶体管以及该第四晶体管的栅极间，并于该第四晶体管的漏极形成一第三导通电流，并将该第三导通电流镜射至该第三晶体管的漏极，且该第一晶体管的漏极与该第三晶体管的漏极连结于一第一节点，其中该第二晶体管的漏极以及该第四晶体管的漏极连结于一第二节点。
5.如权利要求4所述的压控震荡器，其中该转换电路还包含有一第一定电流源，一端连结于该第二节点，另一端连结该接地电压，用以提供一第一参考电流，而该第一参考电流的值为两倍该定电压除以该第二参考电阻的电阻值。
6.如权利要求5所述的压控震荡器，其中该第一导通电流为该控制电压减去该第一晶体管的阈值电压绝对值再除以该第一电阻的组值；该第二导通电流为该定电压减去该第二晶体管的阈值电压绝对值再除以该第二电阻的组值；该第三导通电流为该第一参考电流减去该第二导通电流。
7.如权利要求6所述的压控震荡器，其中该第一导通电流与镜射至该第三晶体管的第三导通电流形成该转换电路的该控制电流。
8.如权利要求7所述的压控震荡器，其中该第一晶体管与该第二晶体管的阈值电压相同，且其中该第一参考电阻与第二参考电阻的电阻值相同。
9.如权利要求7所述的压控震荡器，其中该转换电路还包含有一输出电路，连结至该第一节点，用以将该控制电流输出至该复制偏压电路。
10.如权利要求9所述的压控震荡器，其中该输出电路可为一电流镜电路。
11.如权利要求1所述的压控震荡器，其中该延迟器包含有一第一反相器，一第二反相器，以及一第五晶体管，其中该第一反相器以及该第二反相器分别连结至该第五晶体管。
12.如权利要求11所述的压控震荡器，其中该第一反相器包含有一第六晶体管以及一第七晶体管串接；该第二反相器包含有一第八晶体管以及一第九晶体管串接；其中该第六晶体管的栅极为该延迟器的一正输入端，该第八晶体管的栅极为该延迟器的一负输入端，该第七晶体管的漏极为该延迟器的一负输出端，该第九晶体管的漏极为该延迟器的一正输出端，而该第七晶体管与第九晶体管的源极分别连接该偏压电压，该第六晶体管的漏极端连接至该负输出端，该第八晶体管的漏极连结至该正输出端。
13.如权利要求12所述的压控震荡器，其中还包含有一第十晶体管，连结于该负输出端以及该第六晶体管的源极间，用以当作该第一反相器的负阻单元；以及一第十一晶体管，连结于该正输出端以及该第八晶体管的源极间，用以当作该第二反相器的负阻单元。
14.如权利要求13所述的压控震荡器，其中该复制偏压电路包含有一回授电路以及一第二电流镜，其中该回授电路的输入端接有一第二定电流源用以提供一第二参考电流至该负载单元。
15.如权利要求14所述的压控震荡器，其中该回授电路包含有一放大器以及一第十二晶体管，该第二定电流源以及该负载单元经由一第三节点连结至该放大器的正输入端，该放大器的输出端连结至该第十二晶体管的栅极，该第十二晶体管的源及连结该偏压电压，而该第十二晶体管的漏极经由一第四节点回授至该放大器的负输入端。
16.如权利要求15所述的压控震荡器，该复制偏压电路还包含有一第十三晶体管，与该延迟器中的该第五晶体管形成一第三电流镜，其中该第十三晶体管的栅漏连接该偏压电压，该第十三晶体管的源漏连结至该第二电流镜，该第十三晶体管的漏极连结至该第四节点。
17.如权利要求16所述的压控震荡器，其中该第二电流镜包含有一第十四晶体管以及一第十五晶体管，其中该第十四晶体管接收由该转换电路过来的该控制电流，并镜射至该第十五晶体管，其中该第三电流镜使得该控制电流镜射至该第五晶体管。
18.如权利要求15所述的压控震荡器，其中该第二参考电流流入该负载单元形成该第三节点的电压，同时于该负载单元上形成一负载电压，该负载电压与该偏压电压的差异形成该摆幅电压。
19.如权利要求18所述的压控震荡器，其中该放大器可根据该第三节点以及该第四节点的电压差调整该第十二晶体管，该第七晶体管以及该第九晶体管的栅极偏压，其中在当该第十二晶体管的导通电流为该控制电流的情况下，使得该第四节点的电压维持与该第三节点的电压相同，亦即该第四节点的电压维持为该偏压电压减去该摆幅电压。
20.如权利要求1所述的压控震荡器，其中该负载单元可为一个二极管形式的NMOS晶体管，或是一个电阻，或是一个电阻与一个二极管形式NMOS晶体管的组合。
21.如权利要求1所述的压控震荡器，其中该压控震荡器可用于一锁相电路中，该锁相电路包含有一相位检测器，接收一参考讯号；一电荷泵浦，连结至该相位检测器；以及一低通滤波器，连接于该电荷泵浦与该压控震荡器间；其中该锁相电路根据该参考讯号产生该震荡讯号，该相位检测器比较该参考讯号与该震荡讯号的频率相位的差异，该电荷泵浦与该低通率波将频率相位的差异转换成低频的该控制电压，而该压控震荡器根据该控制电压的大小调整该震荡讯号与该参考讯号的频率同步。
22.一种震荡讯号的方法，用以提供一震荡讯号，其中该震荡讯号的频率对应一控制电压的大小，该震荡讯号的方法包含有对应一参考阻抗将该控制电压转换成一控制电流；根据一负载电压提供一摆幅电压；以及使得一讯号于一延迟时间后输出成该震荡讯号，其中根据该控制电流以及该摆电压决定该延迟时间；其中该参考阻抗与该摆幅电压的组件特性互补。
23.如权利要求22所述的震荡讯号的方法，其中维持该参考阻抗与该摆幅电压的乘积为一定值。
24.如权利要求22所述的震荡讯号的方法，其中该负载电压由一定值参考电流流过一负载单元形成，其中根据一定值偏压与该负载电压的差异提供该摆幅电压。
25.如权利要求24所述的震荡讯号的方法，利用至少一延迟器延迟该震荡讯号的输出，其中该延迟器的一正输入端对应一负输出端；当输入该讯号使得该延迟器的正输入端由低电平转换成高电平时，使得连结于该正输入端的一第一晶体管导通，而该控制电流镜射至该延迟器，使得连结于该负输出端的一第二晶体管导通，并对该负输出端的等校电容放电，使其能于该延迟时间后由原先的高位转拉至低为准，其中该延迟器的负输入端被放电成该定值偏压减去该摆幅电压。
26.如权利要求25所述的震荡讯号的方法，其中该延迟器的一负输入端对应一正输出端；输入该讯号的反相讯号至该负输入端，使得该负输入端由高电平转换成低电平，当该负输出端于电平转换的期间，使得连结于该负输入端的一第三晶体管停止导通，使得该正输出端的一第四晶体管导通，并对该正输出端的等效电容充电，使其能于该延迟时间后由原先的低位转拉至高电平。
27.如权利要求26所述的震荡讯号的方法，其中还包含提供一负阻抗以减少该负输出端的寄生电阻效应，以使得该负输出端的电压电平可以快速的转换。
全文摘要
本发明提供一压控震荡器及相关技术，以根据一控制电压控制一震荡讯号的频率。本发明压控震荡器中设有一转换电路、一复制偏压电路及一环式震荡器。转换电路是以两个具有源极电阻的金属氧化物半导体晶体管形成电流相减架构，以线性地将控制电压转换为一控制电流。复制偏压电路则根据一定值电流于一负载单元上建立的电压而提供一摆幅电压。环式震荡器中则设有负阻单元来协助驱动讯号震荡，以依据控制电流及摆幅电压控制震荡讯号的频率。而在本发明中，源极电阻与负载单元的配置设计可使两者在组件特性漂移时相互补偿，进而实现较佳的压控频率特性。
文档编号H03L7/08GK1787378SQ200510126838
公开日2006年6月14日 申请日期2005年11月24日 优先权日2005年11月24日
发明者吴清延 申请人:威盛电子股份有限公司