专利名称：用于提供相对于周期输入信号的可调相位关系的dll电路的制作方法
技术领域：
本发明涉及一种用于提供相对于周期输入信号的可调相位关系的DLL电路。
背景技术：
通常，在集成电路中使用DLL电路，以便从具有某一规定的相位关系的参考时钟信号得出时钟信号。传统DLL电路(如例如在集成电路中所使用的那样)具有延迟元件，其被布置在一行中并且构成一个延迟链。在该延迟链的第一延迟元件的输入端处施加周期输入信号、优选地施加参考时钟信号。延迟元件的延迟时间可以根据控制信息进行调节。相位检测器将延迟链的输入端上的参考时钟信号的相位关系和延迟链的输出端上、即延迟链的最后一个延迟元件的输出端上的、相对于该参考时钟信号被移相的信号的相位关系进行比较。如果存在相差，则产生控制信息，以便调节各个延迟元件的延迟时间。
通常如此调节这种DLL回路，使得延迟链引起180°的相移，因此每个延迟元件的延迟时间或者相移被给定为180°的相移除以延迟链的延迟元件的数量。延迟元件的输出端与选择元件相连接，该选择元件根据所提供的选择信号来选择延迟元件的输出端之一，并且将所选择的延迟元件的输出输出到DLL电路的输出线上。选择信号对应于所期望的输入信号相对于周期输出信号的相移，并且说明延迟元件的数量，其中参考时钟信号应通过所述延迟元件在DLL电路的输入线路和输出线路之间流通。如果需要180°和360°之间的相移，则选择元件可以根据选择信号附加地对相应的延迟元件的输出信号进行反相。
基于反馈回路的调节，对过程参数、工作电压或者温度的所有变化进行补偿，其中所述变化影响延迟元件的延迟时间到这样的程度，即所述变化影响整个延迟链的相移。然而，在DLL电路中通常具有不通过调节来补偿的引起参考时钟信号的附加延迟的其他元件、也即延迟链的输入缓冲器、和选择元件，其中所述输入缓冲器被设置用于为延迟链提供具有规定的驱动强度的输入信号，所述选择元件同样具有信号延迟。因此，即使在选择元件中选择了所期望的0°的相移，在DLL电路的周期输入信号和周期输出信号之间也存在大于0°的相移。
发明内容
本发明的任务在于，提供一种DLL电路，在该DLL电路中没有被布置在反馈回路中的元件对相移的影响可以被补偿。
该任务通过按照权利要求1所述的DLL电路来解决。
本发明的其他有利的改进方案在从属权利要求中给出。
按照本发明，设有一种用于提供相对于周期输入信号的可调相位关系的DLL电路。该DLL电路具有可控的延迟元件，所述延迟元件串联连接并且构成延迟链。此外，设有相位检测器，其根据周期输入信号和通过所述延迟链而被延迟的周期信号来产生控制信号，其中根据所述控制信号调节所述延迟元件中每个延迟元件的延迟。借助于分别与所述延迟元件的输出端相连接的选择单元，根据所提供的选择变量将延迟元件之一的输出信号施加到所述DLL电路的输出端上。设有补偿电路，其修改所述选择信号，因此补偿DLL电路的周期输入信号和输出信号之间的至少由所述选择单元所引起的附加延迟。
本发明DLL电路通过修改所述选择信号能够如此匹配所期望的周期输入信号的延迟或者相移，使得对周期输入信号的由除了反馈回路的元件之外的元件所引起的延迟进行补偿。
优选地，这借助于确定补偿变量的补偿电路来实现，其中所述补偿电路此外还具有修改单元，以便根据所述补偿变量修改选择变量。
所述补偿电路尤其是通过以下方式来确定所述补偿变量，即以延迟元件的延迟时间为单位来确定至少所述选择单元的延迟时间。
根据优选的实施形式，所述补偿电路具有另一选择单元，该选择单元与延迟元件的输出端相连接并且其输出端与相位检测器的第一输入端相连接。该相位检测器根据周期输入信号和通过另一选择单元根据补偿变量所选择的延迟元件的输出信号来产生另一控制信号，其中设有补偿单元，其根据所述另一控制信号产生补偿变量，并且将该补偿变量施加到所述另一选择单元上，以便选择所述延迟元件之一的输出信号。按照这种方式，设置另一反馈回路，其将所述周期输入信号调整为周期信号，该周期信号相对于周期输入信号具有0°的相移。通过所述另一反馈回路，在周期输入信号和另一选择单元的输出端信号之间产生的相移通过产生补偿变量来补偿。为此必要的是，所述另一选择单元基本上具有与所述选择单元相同的延迟时间。优选地，这通过基本上结构相同地实施所述选择单元和另一选择单元来实现。
根据本发明另一实施形式，所述补偿电路可以具有校准电路，以便在校准模式中确定补偿变量并且在正常运行模式中将所确定的补偿变量提供给所述修改单元。为此，所述校准电路尤其具有另一相位检测器，该另一相位检测器根据周期输入信号和通过所述选择单元根据所述补偿变量所选择的延迟元件的输出信号来产生另一控制信号，其中设有补偿单元，其在所述校准模式中根据所述另一控制信号产生所述补偿变量并且将该补偿变量施加到所述选择单元上，以便选择所述延迟元件之一的输出信号。
为了在所述正常运行模式中将所确定的补偿变量提供给所述修改单元，校准电路优选地具有存储元件。
此外，可以设有选择开关，其在所述正常运行模式中根据校准模式信号将所述选择变量提供给所述修改单元，并且在校准模式中将选择变量施加到所述修改单元，其中所述选择变量具有不对应于由延迟元件所引起的延迟的值。
下面，根据附图进一步描述本发明的优选的实施形式。
图1示出根据现有技术的DLL电路；图2示出根据本发明第一实施形式的具有校准电路的DLL电路，以及图3示出根据本发明另一实施形式的具有校准电路的DLL电路。
具体实施例方式
在图1中示出了根据现有技术的DLL电路。该DLL电路用于根据预先规定的相移使周期输入信号(在本情况下是参考时钟信号REFCLK)偏移，并且在输出线路1上输出输出信号A。该DLL电路例如可以被用在集成电路中，以便将集成电路的连接端子上所提供的时钟信号移相地施加到内部电路上或者进行时延补偿。
DLL电路具有反馈回路，该反馈回路具有延迟链2、相位检测器3和回路滤波器4。经由输入缓冲器5将参考时钟信号RBFCLK施加到延迟链2的输入端上。该输入缓冲器用于将具有预先确定的驱动强度的周期输入信号施加到延迟链的输入端上。同样，通过输入缓冲器5所驱动的参考时钟信号被施加到相位检测器3的第一输入端上。延迟链2的输出端此外还与相位检测器3的第二输入端相连接。相位检测器的输出端提供控制信号，该控制信号与回路滤波器4的输入端相连接。
延迟链2具有串联的延迟元件6，所述延迟元件6分别具有输入端、输入端和控制输入端。延迟元件6以其输入端和其输出端串联连接，并且分别引起施加到其输入端上的信号的信号延迟。所述延迟元件的控制输入端共同地与回路滤波器4的输出端相连接，在所述回路滤波器的输出端上输出经滤波的来自相位检测器3的控制信号。
回路滤波器4基本上用于避免反馈回路的振荡，以便尤其是在可数字或者离散调节的延迟元件的情况下避免突然变化一个可调节的值。
根据所使用的相位检测器如此调节由延迟链2、相位检测器3和回路滤波器4构成的反馈回路，使得延迟元件6中的每个延迟元件的相加的延迟时间导致延迟链2延迟180°。也就是说，在延迟链2的输出端上提取的并施加到相位检测器3的第二输入端上的信号相对于放大的参考信号REFCLK被移相180°。
延迟链2中的延迟元件6的数量并不如在所给定的例子中那样局限于八个；尽可能大地选择延迟元件的数量是有意义的，使得在选择相移时获得尽可能好的分辨率。此外，根据所使用的相位检测器3，也能够提供使输入信号延迟360°的延迟链，其中在这种情况下相位检测器3确定，输入信号相对于延迟链的输出信号是超前的还是滞后的。
此外，设置有选择单元7，其例如可以被构造为多路复用器。该选择单元7具有输入端，该输入端不仅直接与输入缓冲器5的输出端相连接，而且与延迟链2的各个延迟元件的输出端相连接。选择单元7根据说明所期望的相移的延迟信号VS来选择输入端中的一个，以便使该输入端与输出线路1相连接。延迟信号VS被预先给定并且也是用于选择单元7的选择信号，用于选择延迟元件6的输出端中的一个，该输出端对应于参考时钟信号REFCLK的确定的相移。因为延迟链2中的延迟元件6的数量是已知的，并且此外还已经知道在稳态中反馈回路将延迟链2的延迟调节为正好180°的相移，所以由延迟元件引起的相移可以被确定为180°除以延迟链2的延迟元件6的数量。现在，根据延迟信号VS，没有利用延迟元件6延迟的或者利用确定数量的延迟元件6延迟的参考时钟信号被选择并且作为输出信号A被输出到输出线路1上。在本实例中，为整个延迟链2总共设有八个延迟元件6，因此对于每个延迟元件6来说产生22.5°的相移。如果应该在参考时钟信号REFCLK和输出信号A之间实现45°的相移，则第二延迟元件的输出端应经由选择单元7与输出线路1相连接并且应相应地选择延迟信号VS。此外，选择单元7可以具有反相器单元(未示出)，以便对连接到输出线路1上的信号进行反相，由此可以实现180°和360°之间的相移。这优选地同样通过延迟信号VS来预先给定。
当在反馈回路中对延迟元件的延迟时间的、由过程决定的以及依赖于电源电压和温度的影响被补偿时，选择单元7内的和输入缓冲器5内的信号延迟不能通过反馈回路被补偿。因此总是对DLL电路的周期输入信号和DLL电路的输出信号之间的相移施加相应的附加信号延迟，该附加信号延迟由选择单元7和输入缓冲器5的信号延迟产生。因为这在周期输入信号的频率是可变的情况下可能导致不同的附加相移，所以期望尽可能最小化或者消除这些影响。
为此，根据图2规定了本发明DLL电路的第一实施形式。在该图中，相同的附图标记对应于相同或者可比功能的元件。
为了补偿由选择单元7和输入缓冲器5引起的相移，图2的实施形式具有修改电路8，其根据补偿信号AS修改延迟信号VS并且将所修改的延迟信号VS′施加到选择单元7上。为此，设有另一选择单元9，其基本上与选择单元7结构相同地被构建或者具有与选择单元7相同的信号时延。另一选择单元9的输出端与另一相位检测器10的第一输入端相连接，并且另一相位检测器10的第二输入端与输入缓冲器5之前的参考时钟信号REFCLK相连接。另一相位检测器10的输出端与补偿单元11相连接，该补偿单元11产生补偿信号AS，并且不仅提供给修改电路8，而且提供给另一选择单元9。通过由另一相位检测器10、补偿单元11和另一选择单元10构成的反馈回路如此调节该补偿信号AS，使得基本上以延迟元件6的被调节的延迟时间为单位来补偿另一选择单元9和输入缓冲器5的延迟。也就是说，输入缓冲器5的输入端和另一选择单元9的输出端之间的延迟时间(对应于输入缓冲器5的输入端和选择单元7的输出端之间的延迟时间)在没有延迟链2的影响的情况下被确定，并且通过补偿信号AS被表示为延迟元件6的延迟时间的因子。如果例如由输入缓冲器5和另一选择单元9所引起的信号延迟对应于67.5°，则作为补偿信号获得值为“-3”的补偿变量，由此67.5°的信号延迟可以通过“-67.5°”的信号延迟来补偿。修改电路8在所示实施例中基本上是一个减法电路，其中从预先给定的延迟信号VS中减去补偿信号AS，以便获得修改后的延迟信号VS′。延迟信号VS和补偿信号AS不仅可以是电压形式的数字信号，而且可以是电压形式的模拟信号，并且优选地说明一定数量的延迟元件的相应延迟。
如果应例如在DLL电路中的输入信号和输出信号之间获得90°的相移，则在图2中所示的实施例中延迟信号VS说明一个值，该值确定，延迟链2的第四延迟元件6的输出端与输出线路1相连接。如果利用由另一选择单元9、另一相位检测器10和补偿单元11构成的另一反馈回路确定，在假定所调节的相移为0°时，输入信号和输出信号之间的相移对应于大约45°，则在根据现有技术的DLL电路中在输入信号和输出信号之间产生135°的相移，这是因为选择单元7和输入缓冲器5中的信号时延不能通过反馈回路来补偿。如今，另一反馈回路确定一个补偿信号AS，该补偿信号AS在修改电路8中如此利用延迟信号VS被计算，使得在输入信号被施加在输出线路1上之前该输入信号所通过的延迟元件的数量被减少，更确切地说被减少对应于45°的相移的值，其中该45°的相移由选择单元7和输入缓冲器5引起。45°的相移基本上可以通过两个延迟元件6来补偿，因此在上述例子中第二延迟元件的输出端代替第四延迟元件的输出端与输出线路1相连接，以便获得所期望的90°的相移。
本发明的替代的实施形式在图3中示出。这里，相同的附图标记同样也对应于具有相同或者可比功能的相同元件。代替另一选择单元，选择单元7不仅被用于输出所述输出信号，而且被用于确定所述补偿信号AS。为此，采用校准电路，其可以在两种运行模式中运行。在一种校准模式中，首先，由输入缓冲器5和选择单元7所引起的相移被确定，并且相应的补偿变量AS被提供。该补偿变量被存储并且在正常运行模式中被提供给补偿电路8。为此，选择单元7的输出端基本上与另一相位检测器20的第一输入端相连接。相位检测器20的第二输入端与作为输入信号的参考时钟信号REFCLK相连接。该相位检测器的输出端与补偿单元21相连接。该补偿单元21接收模式信号MS，该模式信号说明，应该采取校准模式还是正常运行模式。该补偿单元21在通过模式信号MS所表明的校准模式中确定补偿变量并且将其存储在存储单元22中。
如果模式信号MS表明正常运行模式，则将存储单元22中所存储的补偿变量提供给修改电路8。此外，在校准模式中，通过可以例如以多路复用器的形式被构建的开关装置23将校准变量提供给修改电路8，所述校准变量说明，输入信号应该通过延迟链2尽可能未延迟地被施加到DLL电路的输出端上，也即输入缓冲器5的输出端经由选择单元7被施加到输出线路1上。在正常运行模式中，施加在开关装置23的第二输入端上的延迟信号VS被施加到修改电路8上，因此修改后的延迟信号VS′根据延迟信号VS和补偿信号AS被施加到选择单元7上。
基本上，图2的实施形式与图3的实施形式的区别在于，在最后提及的实施形式中可以省去另一选择元件9，并且取而代之在两种运行模式中首先确定补偿变量AS，随后将所确定的补偿变量用于在修改电路8中修改延迟信号。
本发明能够在DLL电路中还考虑独立于反馈回路所使用的元件、例如选择单元7(多路复用器)和连接在反馈回路之前的输入缓冲器5，因此周期输入信号和相移的输出信号之间的相移可被精确地调节为通过延迟信号VS所说明的值。
在不偏离本发明范围的情况下，只要不同实施形式的特征在技术上不明显排斥，则它们可以以任意方式相互组合。
附图标记列表1 输出线路2 延迟链3 相位检测器4 回路滤波器5 输入缓冲器6 延迟元件7 选择单元8 修改电路9 另一选择单元10 另一相位检测器11 补偿单元20 另一相位检测器21 补偿单元22 存储单元23 开关装置
权利要求
1.用于提供周期输入信号的可调节的时间延迟的DLL电路，具有可调节的延迟元件(6)，所述延迟元件串联连接并且构成延迟链(2)，具有相位检测器(3)，以便根据所述周期输入信号和通过所述延迟链(2)延迟的周期信号来产生控制信号，其中根据所述控制信号调节所述延迟元件中的每个延迟元件的延迟，以及具有选择单元(7)，所述选择元件分别与所述延迟元件之一相连接，以便根据所提供的选择变量将所述延迟元件之一的输出信号施加到所述DLL电路的输出端上，其特征在于补偿电路(9，10，11)，所述补偿电路修改所述选择信号(AS)，因此补偿所述DLL电路的周期输入信号和输出信号之间的至少由所述选择单元所引起的附加延迟。
2.按照权利要求1所述的DLL电路，其特征在于，所述补偿电路(8，9，10，11)确定补偿变量，并且其中所述补偿电路(8，9，10，11)此外还具有修改单元(8)，以便根据所述补偿变量修改所述选择变量。
3.按照权利要求1或者2所述的DLL电路，其特征在于，所述补偿电路(8，9，10，11)通过以下方式确定所述补偿变量，即以所述延迟元件(6)的延迟时间为单位确定至少所述选择单元(7)的延迟时间。
4.按照权利要求2或者3所述的DLL电路，其特征在于，设有另一选择单元(9)，该另一选择单元(9)与所述延迟元件(6)的输出端相连接，并且该另一选择单元(9)的输出端与另一相位检测器(10)相连接，该另一相位检测器根据所述周期输入信号和通过第二选择单元根据所述补偿变量所选择的延迟元件(6)之一的输出信号产生另一控制信号，其中设有补偿单元(11)，该补偿单元根据所述另一控制信号产生补偿变量并且将该补偿变量施加到另一选择单元(9)上，以便选择所述延迟元件(6)之一的输出信号。
5.按照权利要求4所述的DLL电路，其特征在于，基本上结构相同地实施所述选择单元(7)和另一选择单元(9)。
6.按照权利要求2或者3所述的DLL电路，其特征在于，所述补偿电路具有校准电路(20，21，22，23)，以便在校准模式中确定补偿变量并且在正常运行模式中将所确定的补偿变量提供给所述修改单元(8)。
7.按照权利要求6所述的DLL电路，其特征在于，所述校准电路(20，21，22，23)具有另一相位检测器(20)，该另一相位检测器根据所述周期输入信号和通过所述选择单元(7)根据所述补偿变量所选择的延迟元件(6)的输出信号产生另一控制信号，其中设有补偿单元(21)，该补偿单元在所述校准模式中根据所述另一控制信号产生补偿变量并且将该补偿变量施加到所述选择单元(7)上，以便选择所述延迟元件(6)之一的输出信号。
8.按照权利要求7所述的DLL电路，其特征在于，所述校准电路具有存储元件(22)，以便在所述正常运行模式中将所确定的补偿变量提供给所述修改单元(8)。
9.按照权利要求8所述的DLL电路，其特征在于，设有选择开关(23)，该选择开关根据校准模式信号在所述正常运行模式中将所述选择变量不加改变地提供给所述修改单元(8)并且在所述校准模式中将具有不对应于延迟的值的选择变量施加到所述修改单元(8)上。
全文摘要
本发明涉及一种用于提供周期输入信号的可调节的时间延迟的DLL电路，该DLL电路具有可调节的延迟元件，所述延迟元件串联连接并且构成延迟链；具有相位检测器，以便根据周期输入信号和通过所述延迟链延迟的周期信号来产生控制信号，其中根据所述控制信号来调节所述延迟元件中的每个延迟元件的延迟；以及具有选择单元，该选择单元分别与延迟元件之一相连接，以便根据所提供的选择变量将所述延迟元件之一的输出信号施加到所述DLL电路的输出端上，其中设有补偿电路，该补偿电路修改所述选择信号，因此补偿DLL电路的周期输入信号和输出信号之间的至少由所述选择单元所引起的附加延迟。
文档编号H03L7/081GK1825768SQ200610009519
公开日2006年8月30日 申请日期2006年2月23日 优先权日2005年2月23日
发明者A·雅各布斯, T·欣茨, B·扎里尤 申请人:因芬尼昂技术股份公司