专利名称：一种低功耗的倍频电路的制作方法
技术领域：
本发明属于基本电路设计技术领域，涉及一种低功耗的倍频电路结构。
背景技术：
在电子产品的设计中，要用到许多不同频率的信号，有时需要用到比输入时钟频率高的 时钟信号。因此，时钟倍频电路是一种电路设计中的常用电路。
目前最常用的倍频电路是锁相环电路，它可以输出稳定、输入输出相位关系恒定的倍频 时钟。但它的电路结构复杂、功耗较大，占用的芯片面积较大。因此该技术在诸如射频卡等 要求低功耗和低成本的应用领域并不适用。
对于功耗要求很高时，有一种较简单的办法是采用延时电路和异或门实现倍频。这种方 法的缺点在于，输出时钟的频率受输出时钟的占空比影响，而且输出时钟的相位抖动较大。
发明内容
本发明提供一种倍频电路结构，以克服延时电路和异或门结构倍频电路的缺点，解决输 出倍频时钟频率对输入时钟的依赖。同时，电路要具有功耗低和面积小的特点。
本发明所采用的技术方案是提供一种低功耗的倍频电路结构，包括一个时钟恢复电路 和一个倍频电路。其中，时钟恢复电路包括谐振回路和两部分相同的整形电路。所述的整形 电路连接在谐振回路后，将谐振回路天线两端输出的载波信号分别进行整形后，输出两个频 率相同、相位相反的时钟信号给倍频电路。所述的倍频电路包括两个触发器、 一个自定时的 延时电路和一个或非电路。两个触发器的输出端分别连接到组合电路的输入端，触发器的复 位端与延时电路连接，延时电路串联于组合电路的输出端及两个触发器的复位端之间。其信 号流向为两个触发器分别采集时钟恢复电路输出的两个时钟信号的上升沿，再将触发器的 输出信号通过组合电路进行或非运算，将经过或非运算后的信号输出连接至延时电路的输入 端，延时电路将信号推迟1/4个周期后反馈给触发器的复位端，最终得到一个频率两倍于天 线载波的时钟信号。
综上所述，本发明利用两个反向时钟信号配合触发器和延时电路实现时钟的倍频，克服 了延时电路和异或门结构输出倍频时钟频率对输入时钟的依赖。同时，电路结构简单，功耗 低，面积小，输出时钟稳定，相位抖动较小。能够兼顾射频通信系统对性能、功耗和成本的 要求。
图1是本发明的倍频电路结构示意图。 图2是本发明的天线两端VA、 VB的波形图。
图3是图2所示的信号分别进行时钟恢复后得到两路方波信号的波形图。 图4是倍频电路中各信号的波形图。
具体实施例方式
针对延时电路和异或门结构的不足，并考虑到射频通信系统的特点，本发明电路的时钟 恢复电路从天线的信号中恢复出两个相位相反的时钟信号给倍频电路。倍频电路利用组合电
路、触发器和延时电路对输入时钟信号进行处理，实现了时钟信号的倍频。如图l所示本
发明的倍频电路结构包括谐振回路l、连接于谐振回路1后的整形电路2、 3、触发器4和5、 自定时的延时电路6和或非电路7。两个触发器4、 5的输出端分别连接到组合电路7的输入 端，触发器4、 5的复位端与延时电路连接，延时电路6串联于组合电路7的输出端及触发器
4、 5的复位端之间。所述的整形电路2、 3将谐振回路1天线两端输出的信号分别进行整形 后，输出两个频率相同、相位相反的时钟信号给倍频电路，作为采样信号输入给触发器4、 5; 再将触发器4、 5的采样的输出连接至或非电路7进行逻辑运算；将经过逻辑运算后的信号输 出连接至延时电路6的输入端，延时电路6将信号推迟1/4个周期后反馈给触发器4、 5的复 位端。或非电路7的输出即为频率两倍于天线载波的时钟信号。
其工作原理如下在射频通信系统中，由于电感耦合的原理，接收器天线两端VA、 VB对 地会产生两个波形相同但相位相差180度的正弦信号，见图2。基于以上特点，本发明对天 线两端VA、 VB信号通过整形电路2、 3分别进行整形后得到两路方波信号CLK1、 CLK2，见图 3。通过整形后的方波信号CLK1、 CLK2的频率与发送的载波频率相同，而CLK1、 CLK2的两路 信号的相位相反。整形后的信号CLK1、 CLK2作为采样信号输入给触发器4、 5，触发器4的 输出Q4在CLK1的上升沿后变为逻辑1，触发器5的输出Q5在CLK2的上升沿后变为逻辑1。 之后将Q4和Q5连接至或非电路7进行或非运算，其输出CLK3连接至延时电路6的输入端。 延时电路6将CLK3的下降沿推迟1/4个周期后生成RB信号，再反馈给触发器4、 5的复位端
5。 最终，CLK3就是需要获得的两倍于天线载波的时钟信号，见图4。
在本发明中，由于接收器天线和时钟恢复电路的对称性，CLK1和CLK2的频率相同，相位 相反。因此，CLK3的频率不会受CLK1和CLK2占空比的影响，严格等于发送载波频率的两倍。 而且，CLK3的占空比只受延时电路对下降沿延时的影响。因此，CLK3的相位抖动较小。另外，电路的功耗主要来自延时电路，相对比较低。
在具体实施例的系统中，设定发送器发送信号的载波频率为13.56MHz。使用本发明的设 计方法，将延时电路对下降沿的延时调整到18ns，就可以在恢复出13.56MHz时钟的基础上， 再倍频生成27. 12MHz时钟，提供给CPU等逻辑电路。在各种条件下，27. 12MHz时钟的占空 比在40% 60%范围内。当电源电压为1. 8V时，倍频电路的平均功耗约为40uW。
应当理解的是，本实施例仅供说明本发明之用，而非对本发明的限制。有关技术领域的技 术人员，在不脱离本发明的精神和范围的情况下，还可以作出各种变换或变化，因此所有等 同的技术方案也应该属于本发明的范畴由各权力要求限定。
权利要求
1、一种低功耗的倍频电路，用于高频(HF)通信系统，其特征在于包括一个时钟恢复电路和一个倍频电路，时钟恢复电路和倍频电路构成串联结构，时钟恢复电路为倍频电路提供输入信号，倍频电路输出两倍于输入信号频率的时钟信号。
2、 根据权利要求1所述的低功耗的倍频电路，其特征在于，所述的时钟恢复电路包括谐振回路(1)，在谐振回路(1)后连接有两部分相同的整形电路(2)、 (3)，其信号流向为整形电路(2)、 (3)将谐振回路(1)天线两端输出的载波信号分别进行整形后，输出两个频率相 同、相位相反的时钟信号给倍频电路。
3、 根据权利要求1所述的低功耗的倍频电路，其特征在于，所述的倍频电路包括两个触发器 (4)、 (5)、 一个自定时的延时电路(6)和一个组合电路(7)，两个触发器(4)、 (5)的输出端分别连接到组合电路(7)的输入端，触发器(4)、 (5)的复位端与延时电路连接，延时 电路(6)串联于组合电路(7)的输出端及触发器(4)、 (5)的复位端之间，其信号流向为-两个触发器(4)、 (5)分别采集时钟恢复电路输出的时钟信号，再将触发器(4)、 (5)的输 出信号通过组合电路(7)进行或非运算，将经过或非运算后的信号输出连接至延时电路(6) 的输入端，延时电路(6)将信号推迟l/4个周期后反馈给触发器(4)、 (5)的复位端。
4、 根据权利要求1或3所述的低功耗的倍频电路，其特征在于，所述的组合电路(7)为或 非电路。
全文摘要
本发明用于高频(HF)通信系统中的时钟恢复和倍频。包含一个时钟恢复电路和时钟倍频电路。收发机通信时，时钟恢复电路从天线的载波信号中恢复出两个相位相反的脉冲信号，经过倍频后送给逻辑电路。倍频电路包括一个自定时的延时电路和脉冲沿触发电路，通过对脉冲信号的处理，便能得到一个两倍于载波频率的时钟信号。此电路的设计方法是功耗较低，时钟的相位抖动较小，且实现电路简单易行。
文档编号H03K5/145GK101414812SQ20071016365
公开日2009年4月22日 申请日期2007年10月17日 优先权日2007年10月17日
发明者张建平, 王小宁 申请人:北京中电华大电子设计有限责任公司