专利名称：抖动电路和具有抖动电路的模数转换器的制作方法
技术领域：
本发明涉及用于量化器的抖动电路，并且更为具体地说，涉及用于校正在模数转换器(ADC)中所生成的量化误差的抖动电路。
技术背景为了讲述本发明的背景，下面以AS (德尔塔西格马)类型的ADC 作为例子来讲述不具有抖动的ADC的特性。图6为不具有抖动信号的 一阶AS (德尔塔西格马)ADC的结构图。该一阶A2ADC的功能如下。当采样时钟ck处于活动状态时，开关SWain和SWsam闭合，并 且对模拟输入信号Vain进行采样的电荷被存储在输入电容器CI中。 接下来，当反相采样时钟ckb处于活动状态时，开关SWdac和SWint 闭合，并且根据反馈参考信号Vr将电荷发送到积分电容器C2。然后， 在C2中执行积分以改变积分器输出Vout。积分器输出Vout被输入到 起到量化器作用的比较器3。量化输出PDM作为比较器3的输出，被 延迟设备4延迟一个时钟周期，并且被输入到1比特数模转换器(DAC) 6。 DAC6输出反馈参考信号Vr。反馈参考信号Vr的电平具有Vrp和 Vm两个值，并且根据通过检査由比较器3而得到的先前积分结果所获 得的值来判定该电平是Vrp或者Vrn。十进制滤波器5获得量化输出PDM，并且除去由德尔塔西格马调 制器IO所成形的高端带外噪声。然后，十进制滤波器5变得稀薄，并 且将数据输出速率改变为期望值以输出数字信号输出Dout。图7示出了当模拟输入信号位于零附近时AS类型ADC的输出特 性。如图7所示，存在其中数字输出信号输出常数值的区域。这是因为有些损耗是在积分器中引起的。该损耗主要是由于形成积分器的运 算放大器的增益受限，在电容器或开关中生成漏电流，或者积分器因 寄生元件等的存在而没有处于理想状态所致。由于该损耗，反馈参考 信号处于静态状态，其中当模拟输入信号位于零附近时反馈参考信号 重复正值端和负值端，并且数字输出信号具有恒定值。因此，如图8 所示，当模拟输入信号位于零附近时也增加误差。为了改善这种特性退化，需要避免出现当模拟输入信号位于零附 近时其中反馈参考信号重复正值端和负值端的静态状态。 一般情况下使用用于添加抖动信号的过程来实现这一目标。在日本未审查专利申请公开物第2002-100992号中公开了具有单 方波抖动电路的一阶A2类型ADC的现有例子。图9示出了在日本未 审查专利申请公开物第2002-100992号中所公开的AS类型ADC的结 构。参考图9， AS类型ADC包括抖动电路1、开关电容器型积分器2、 由比较器所制成的量化器3、由触发器所制成的延迟设备4、十进制滤 波器5和1比特DAC6。图10示出了图9中所示的A2类型ADC和1 比特DAC的抖动电路1的结构，以及将与在抖动电路和1比特DAC 所生成的信号电势成正比的电荷发送到积分器2的积分电容器的开关 电容器的结构。参考图10， 1比特DAC 6包括由延迟设备4的输出Sd所控制的 切换设备31。该切换设备31将在串联连接的电阻器39至43所生成的 参考电压V1和V4分别作为反馈参考信号Vr的正值端Vrp:Vl和负值 端Vrr^V4进行输出。抖动电路1包括由通过使用分频器将采样时钟频率fs分频n所得 到的信号所控制的切换设备37。通过设置该分频器的分频比，以使抖 动信号的周期大于十进制滤波器5的输出周期的1/8。切换设备37对 在串联连接的电阻器39至43上生成的参考电压V2和V3进行切换，以输出幅度为V2-V3的方波抖动。开关电容器电路包括起到第一时序 作用的开关32和34，起到第二时序作用的开关35和36，以及电容器 33。当开关35和36闭合并且开关32和34断开时，使得电容器33两 端的电势为地电势。当开关35和36断开并且开关32和34闭合时， 抖动Vd被输出到作为相加点的积分器2的输入。在日本未审査专利申 请公开物第2002-100992号中讲述到，可以使用诸如德尔塔波或锯齿波 等任意波形来作为抖动，尽管在本专利中没有示出具体的例子。在美国专利第5,940,138号中公开的ADC中，将具有不同频率和 幅度的两个方波抖动添加到模拟视频输入信号。图ll示出了美国专利 第5,940,138的ADC的结构，并且图12示出了其抖动波形。参考图11 和图12，该抖动是由通过使用触发器803B和803C对采样时钟CLK 进行分频而得到的采样时钟CLK的1/2和1/4频率的方波所生成的。 通过包括有加权电阻器R、 512R和1024R的相加设备，将两个具有1/2 和1/4频率的方波作为幅度为1/2LSB P-P和1/4LSB P-P的抖动添加到 从缓存放大器805输出的模拟视频输入信号DATA。注意，对通过将 水平同步信号H的频率分频2所得到的信号和在EX-OR 804A处具有 采样时钟CLK的1/2频率的方波执行互斥OR运算。对通过将水平同 步信号H的频率分频2所得到的信号和在EX-OR 804B处具有采样时 钟CLK的1/4频率的方波也执行互斥OR运算。在这些互斥OR运算 之后，这些信号被添加到相加设备。因此，ADC具有其中对于每一个 水平线都进行抖动极性反转的结构。在如日本未审査专利申请公开物第2002-100992号中所公开的使 用了单方波的现有抖动中，当在方波的幅度和模拟输入信号Vain之间 没有太大差别时，存在其中像没有抖动时那样数字输出信号变为恒定 的区域。如图13所示，在方波抖动信号的幅度Vd和模拟输入信号Vain 之间没有太大差别的区域中，无法完全实现特性的改善。进而，需要 一种用于生成具有中间电平的电势的分压电阻器，以用于判定抖动的 幅度水平，这要增加电路尺寸。进而，还需要用于当在抖动中使用任意波形(德尔塔波或锯齿波)时，生成任意波形的DAC，这也增加了
电路尺寸。
在美国专利第5,940,138号中公开的现有例子中，需要有比用于模 拟信号输入的电阻器大512倍或1024倍的电阻器，以用于判定抖动的 幅度，这增加了电路尺寸。在抖动幅度为模拟信号输入范围的1/512或 1/1024的小幅度中，当模拟输入信号Vain位于零附近时数字输出信号 变为恒定的现象无法得到改善。
发明内容
根据本发明的一个实施例的抖动电路包括抖动生成电路，用于生 成多个互补信号对，以及抖动输入电路，用于根据多个互补信号对来 生成多个抖动信号，以便将所生成的抖动信号添加到模拟输入信号上， 其中多个互补信号对彼此具有不同频率，抖动输入电路包括为多个互
补信号对和包括有第一和第二开关的多个开关对的每一个所提供的电 容器，其中第一和第二开关的一个引脚连接到电容器的每一个的一个
引脚，并且电容器的其它引脚被连接到模拟输入信号的相加点，第一 个开关在时钟信号处于有效状态时，将互补信号对的其中一个提供给 电容器的一个引脚，并且第二开关在时钟信号的反相时钟信号处于有 效状态时，将互补信号对的另一个提供给电容器的一个引脚。
本发明的抖动生成电路生成具有不同频率的多个方波。因此，可 以只通过分频器来形成抖动生成电路，并且因此限制了电路尺寸的增 加。可以通过开关和小于用于模拟信号输入的电容器的多个电容器来 形成本发明的抖动输入电路，从而可以限制电路尺寸的增加。根据这 些电路所适用的本发明的抖动电路，当模拟输入信号Vain位于零附近 时并且当输入了其他模拟信号时可以限制电路尺寸的增加，从而改善 了 AD转换特性。
通过将本发明的抖动电路添加到AS类型ADC，可以防止调制器的输出处于静态状态，并且防止数字输出信号具有恒定值。因此， 可以改善AD转换特性。
下面参考附图来讲述某些优选实施例，将使本发明的上述和其他 目标、优势和特征更加清楚，其中
图1示出了添加了根据本发明的抖动电路的A2ADC的结构；
图2示出了在根据本发明的抖动电路中的抖动生成电路的结构；
图3示出了根据本发明的一个实施例的抖动电路的结构；
图4A示出了根据本发明的一个实施例的抖动模式；
图4B示出了根据本发明的 一个实施例的抖动模式；
图4C示出了根据本发明的一个实施例的抖动模式；
图4D示出了根据本发明的一个实施例的抖动模式；
图5示出了添加了根据本发明的抖动电路的ASADC的输入相对
误差；
图6示出了不具有抖动信号的AZADC的结构； 图7示出了当图6中的A2ADC的模拟输入信号位于零附近时的 输出特性；
图8示出了图6中的ASADC的输入相对误差； 图9示出了使用单方波抖动信号的现有ASADC的结构； 图IO示出了图9中所示的A2:类型ADC和1比特DAC的抖动电 路的结构，以及将与在抖动电路和1比特DAC所生成的信号电势成正 比的电荷发送到积分器的积分电容器的开关电容器的结构； 图11示出了使用两个方波抖动信号的现有ADC的结构； 图12示出了图11中所示的现有ADC的抖动模式；以及 图13示出了使用单方波抖动信号的现有ADC的输入相对误差特性。
具体实施例方式
下面参考解释性实施例来讲述本发明。本领域的熟练技术人员都知道，使用本发明的主旨可以实现许多可选实施例，并且本发明并不 限于所示用于解释性目的的实施例。
下面参考附图来详细讲述本发明。图1示出了本发明的一个实施 例的结构。在图1中，包括有抖动生成电路15的抖动电路和抖动输入
电路20被添加到与图6中所示相同的A2类型ADC。参考图l，根据 本发明的抖动电路包括抖动生成电路15和抖动输入电路20。抖动生成 电路15对时钟信号ck进行分频，并且生成具有时钟信号ck的l/2n(n 为1或大于1的整数)频率的多个互补信号对(Vdl, Vdlb) ， (Vd2， Vd2b) ， ... (Vdj,Vdjb)。然后，抖动生成电路15将所生成的信号对 提供给抖动输入电路20。多个互补信号对(Vdl， Vdlb) ， (Vd2， Vd2b) ， ... (Vdj，Vdjb)每一个都具有不同的频率。
图2示出了抖动生成电路15的结构。参考图2，抖动生成电路15 具有m (m为2或大于2的整数)个由串联连接的D型触发器和反相 器组成的1/2分频电路(501、 502、 503、 504、 ...、 50m) 。 M个1/2 分频电路生成互补的信号对(Vdiv2， Vdiv2b) 、 (Vdiv4， Vdiv4b)、
(Vdiv8, Vdiv8b) 、 (Vdivl6, Vdivl6b)、…、(VdivX， VdivXb)， 它们的幅度在电源电势VDD和地电势GND之间。然后，从m个互补 信号对中选取j (j为2或大于2的整数)个互补信号对(Vdl，Vdlb)、
(Vd2，Vd2b)、…、(Vdj,Vdjb)，并且所选取的互补信号对被提供 给抖动输入电路20。
再次参考图l，抖动输入电路20包括电容器Cdl、 Cd2、 ...、 Cdj， 对应于多个互补信号对(Vdl, Vdlb) 、 (Vd2， Vd2b)、…、(Vdj,Vdjb) 提供每个电容器。电容器Cdl、 Cd2、 ...、 Cdj的一端分别连接到形成 开关对(Swdl,Swdlb) 、 (Swd2，Swd2b)、…、(Swdj,Swdjb)的开 关的一端。互补信号对(Vdl, Vdlb) 、 (Vd2, Vd2b)、…、(Vdj，Vdjb) 被提供给形成开关对(Swdl,Swdlb) 、 (Swd2,Swd2b)、…、 (Swdj，Swdjb)的开关的另一端的每一个。电容器Cdl、 Cd2、…、Cdj，的另一端的每一个被连接到相加点A，该点是积分器的输入。
注意，当时钟信号ck处于活动状态时，每一个开关对的一个开关
Swdl、 Swd2.....Swdj受到控制被闭合，并且当反相时钟信号ckb处
于活动状态时受控断开。另一方面，当反相时钟信号ckb处于活动状 态时，每一个的另一个开关Swdlb、 Swd2b、 ...、 Swdjb受到控制被闭 合，并且当时钟信号ck处于活动状态时受控断开。
因此，在AS类型ADC的一个采样时钟周期的前半部分中，信号
Vdl、 Vd2.....Vdj被提供给本发明的抖动输入电路的每一个电容器，
而在其一个采样时钟周期的后半部分中，信号Vdlb、 Vd2b、…、Vdjb
被提供给抖动输入电路的每一个电容器。
添加了图1的抖动电路的一阶AS类型ADC的表现如下。当采样 时钟ck处于活动状态时，开关SWain和SWsam闭合，并且对模拟输 入信号Vain进行采样的电荷被存储在输入电容器Cl中。此时，相加 点A具有地电势，并且根据信号Vdl、 Vd2、…、Vdj的电荷分别被存 储在电容器Cdl、 Cd2、 ...、 Cdj中。
当反相采样时钟ckb处于活动状态时，开关SWdac和SWint闭合， 并且存储在输入电容器Cl中的电荷被根据反馈参考信号Vr发送到积 分电容器C2。此时，存储在电容器Cdl、 Cd2、 ...、 Cdj中的电荷也被
根据反相信号Vdlb、 Vd2b.....Vdjb发送到积分电容器C2。然后，
在C2中执行积分以改变积分器输出Vout。
Vdlb、 Vd2b、 ...、 Vdjb分别是信号Vdl、 Vd2、 ...、 Vdj的反相 信号。因此，从电容器Cdl、 Cd2、 ...、 Cdj被发送到积分电容器C2
的电荷是第一次存储在Cdl、 Cd2.....Cdj中的电荷的两倍。换句话
说，可以减少Cdl、 Cd2、 ...、 Cdj的电容值，并且抑制面积的增加。 例如，Cdl、 Cd2.....Cdj，的电容值可以小于用于模拟信号输入Cl的电容器的1/10。
进而，从抖动生成电路15输出的信号具有位于电源电势VDD和 地电势GND之间的幅度。因此，对于形成开关Swdl、 Swd2、 ...、 Swdj 和开关Swdlb、 Swd2b、 ...、 Swdjb的MOS晶体管来说，可以具有足
够的VGS-VTH。而且，电容器Cdl、 Cd2.....Cdj的值太小，以致由
电容器Cdl、 Cd2、 ...、 Cdj所获得的时间常数和开关的ON电阻不变， 或即使那些开关的ON电阻增加的情况下也可以很小。因此，可以使用 小于位于AS调制器内的开关的晶体管，以便进一步抑制面积的增加。
尽管可以任意组合被输入到抖动输入电路20的互补信号的频率， 但是最低频率需要是可以通过十进制滤波器5来去除的频率。
第一实施例
图3示出了本发明实施例的抖动电路的结构。图4A至图4D的每 一个示出了实施例的抖动模式。参考图3，在本实施例的抖动电路中， 抖动模式是由抖动生成电路15和抖动输入电路2所生成的。抖动生成 电路15是由1/2分频电路和反相器所制成的。抖动输入电路20是由三 个开关对(Swdl,Swdlb) 、 (Swd2，Swd2b) 、 (Swd3,Swd3b)和三个 电容器Cdl、 Cd2、 Cd3所制成的。
在本实施例中，抖动生成电路15将具有采样时钟ck的1/128、 1/512 和1/2048频率方波的互补信号对(Vdl，Vdlb)、 (Vd2，Vd2b)、 (Vd3， Vd3b)输出到抖动输入电路20。具有采样时钟ck的1/128频率的互补 信号对(Vdivl28，Vdivl28b)被通过开关对(Swdl,Swdlb)添加到电 容器Cdl，具有1/512频率的互补信号对(Vdiv512,Vdiv512b)被通过 开关对(Swd2，Swd2b)添加到电容器Cd2，并且具有1/2048频率的互 补信号对(Vdiv2048,Vdiv2048b)被通过开关对(Swd3,Swd3b)添加 到电容器Cd3。三个电容器Cdl、 Cd2、 Cd3的电容值分别等于模拟信 号输入C1的电容器的1/16、 1/64禾B 1/128。从抖动输入电路20输出的抖动信号Vd被添加到与图1中所示具有相同结构的A2:调制器的相加 点A。选择器从由抖动生成电路15生成的多个互补信号对中选择具有 采样时钟ck的1/128、 1/512和1/2048频率的互补信号对，并且将所选 择的对提供给抖动输入电路20。
图5示出了应用了本实施例的AZADC的输入相对误差特性。从 图5可以看出，ASADC表示出良好的输入相对误差特性。
很明显本发明不限于上述实施例，而是可以在不脱离本发明的范 围和精神的情况下进行改进和变化。
权利要求
1.一种抖动电路，包括抖动生成电路，用于生成多个互补信号对；以及抖动输入电路，用于根据多个互补信号对来生成多个抖动信号，以便将所生成的抖动信号添加到模拟输入信号，其中多个互补信号对彼此具有不同频率，抖动输入电路包括为多个互补信号对和包括第一和第二开关的多个开关对的每一个所提供的电容器，其中第一开关和第二开关的一个引脚连接到电容器的每一个的一个引脚，并且电容器的其它引脚被连接到模拟输入信号的相加点，第一开关在时钟信号处于有效状态时，将互补信号对的其中一个提供给电容器的一个引脚，并且第二开关在时钟信号的反相时钟信号处于有效状态时，将互补信号对的另一个提供给电容器的一个引脚。
2. 如权利要求l所述的抖动电路，其中，每一个电容器具有互不 相同的电容值。
3. 如权利要求l所述的抖动电路，其中，互补信号对的每一个信 号都具有位于电源电势和地电势之间的幅度。
4. 如权利要求1所述的抖动电路，其中，所述抖动生成电路包括 分频器，其生成具有时钟信号的1/2"的多个频率的互补信号对，其中n 是大于等于1的整数。
5. 如权利要求4所述的抖动电路，包括选择器，其选择由抖动生 成电路生成的互补信号对，以将所选择的互补信号对提供给抖动输入 电路。
6. —种模数转换器，包括抖动电路，包括抖动生成电路，用于生成多个互补信号对；以及 抖动输入电路，用于根据多个互补信号对来生成多个抖动信 号，以将所生成的抖动信号添加到模拟输入信号，其中 多个互补信号对彼此具有不同频率，抖动输入电路包括为多个互补信号对和包括第一和第二开关 的多个开关对的每一个所提供的电容器，其中第一和第二开关的一个 引脚连接到电容器的每一个的引脚，并且电容器的其它引脚被连接到模拟输入信号的相加点，第一开 关在时钟信号处于有效状态时，将互补信号对的其中一个提供给电容 器的一个引脚，并且第二开关在时钟信号的反相时钟信号处于有效状 态时，将互补信号对的另一个提供给电容器的一个引脚。
7. 如权利要求6所述的模数转换器，其中，每一个电容器具有互 不相同的电容值。
8. 如权利要求6所述的模数转换器，其中，所述互补信号对的每 一个信号具有位于电源电势和地电势之间的幅度。
9. 如权利要求6所述的模数转换器，其中，所述抖动生成电路包 括分频器，其生成具有时钟信号的1/2"的多个频率的互补信号对，其 中n为l或大于l的整数。
10. 如权利要求9所述的模数转换器，包括选择器，其选择由抖 动生成电路生成的互补信号对，以将所选择的互补信号对提供给抖动 输入电路。
11. 如权利要求6所述的模数转换器，其中，所述模数转换器是 德尔塔西格马类型的模数转换器。
12. 如权利要求ll所述的模数转换器，包括开关电容器类型积分 器，其中所述抖动输入电路的每一个电容器的其他端连接到用于模拟信号输入的电容器和积分电容器的连接点。
13. 如权利要求12所述的模数转换器，其中，所述抖动输入电路的每一个电容器的电容值小于用于模拟信号输入的电容器的电容值的1/10。
全文摘要
根据本发明的一个方面，提出了一种抖动电路，包括抖动生成电路，用于生成多个互补信号对；以及抖动输入电路，用于根据多个互补信号对来生成多个抖动信号，以将所生成的抖动信号添加到模拟输入信号，其中多个互补信号对彼此具有不同频率，抖动输入电路包括为多个互补信号对和包括第一和第二开关的多个开关对的每一个所提供的电容器，其中第一和第二开关的一个引脚连接到电容器的每一个的一个引脚，并且电容器的其它引脚被连接到模拟输入信号的相加点，第一开关在时钟信号处于有效状态时，将互补信号对的其中一个提供给电容器的一个引脚，并且第二开关在时钟信号的反相时钟信号处于有效状态时，将互补信号对的另一个提供给电容器的一个引脚。
文档编号H03M3/02GK101277111SQ20081009075
公开日2008年10月1日 申请日期2008年3月31日 优先权日2007年3月30日
发明者小山哲弘 申请人:恩益禧电子股份有限公司