专利名称：集成电路熔丝阵列的制作方法
技术领域：
地址译码电路46对地址进行译码并且才艮据地址的值给位 线选择电路42和字线选择电路48提供控制信息。位线选择电路42使用 该控制信息来确定选择哪一个或哪几个位线80、 82、 84。字线选择电 路48使用该控制信息来确定选择哪一个或哪几个字线70、 72、 74。在 所示出的实施例中，在熔丝编程期间每次仅选择一个位线80、 82、 84 和一个字线70、 72、 74。可替代实施例在编程期间可以选择任意数目 的位线和任意数目的字线。在所示出的实施例中，在熔丝读取期间每 次选择多个位线80、 82、 84和一个字线70、 72、 74。可替代实施例在 存储器20的读取期间可以选择任意数目的位线和任意数目的字线。
0018现在将描述图l的连接。图l示出了集成电路10的一个实 施例。在所示出的实施例中，集成电路10具有双向耦接到外部总线接 口12、其它电路14、处理器16、地址产生电路18和存储器20的总线22， 以便允许在这些各种电路块之间通信。外部总线接口 12可以经由端子 24 (例如，管脚、凸块(bump)或者任何类型的适当的导电装置) 耦接到集成电路10外部的电路。其它电路14可以经由端子26 (例如，管脚、凸块或者任何类型的适当的导电装置)耦接到集成电路10外部
的电路。处理器16可以经由端子28 (例如，管脚、凸块或者任^r类型
的适当的导电装置)耦接到集成电路10外部的电路。可替代实施例可 能不具有端子24、 26和/或28中的一个或多个。其它电路14可以是任何 类型的电路，例如，存储器、计时器、通信电路、驱动器(例如，液 晶显示驱动器)、模数转换器、数模转换器、其他处理器或者用于执 行任何期望功能的任何其它期望的电路。
0019在所示出的实施例中，存储器20经由地址导体或信号30 和数据信号32耦接到总线22。存储器20还可以从总线22接收一个或多 个控制信号(例如，读/写信号)。用于控制对存储器的读取和写入访 问的这种控制信号是本领域中公知的。在所示出的实施例中，地址导 体30耦接到地址译码电路46。地址译码电路46对输入的地址信号30进 行译码并且作为响应给位线选择电路提供信号。作为响应，位线选择
电路42给编程/读取电路44提供信号，指出哪些位线要被选择用于编程 或读取操作。然后编程/读取电路44在位线80、 82和84上提供适当的电 压以在所选位线上实现所期望的读取或编程操作。响应于对输入的地 址信号30的译码，地址译码电路46还给字线选择电路48提供信号。作 为响应，字线选择电路48在字线70、 72和74上提供适当的电压以在所 选字线上实现所期望的读取或编程操作。在所示出的实施例中，第四单元包含n沟道晶体管53， n 沟道晶体管53具有耦接到字线72的第一电流电极并且具有耦接到节 点92的第二电流电极和控制电极。第四单元还包含熔丝63,熔丝63具 有耦接到节点92的第一端子并且具有耦接到位线80的第二端子。存储 阵列40还包含第五单元。在所示出的实施例中，第五单元包含n沟道 晶体管54, n沟道晶体管54具有耦接到字线72的第一电流电极并且具 有耦接到节点93的第二电流电极和控制电极。第五单元还包含熔丝 64，熔丝64具有耦接到节点93的第一端子并且具有耦接到位线82的第 二端子。存储阵列40可以具有耦接到字线72的任何期望且适当数目的 单元。在所示出的实施例中，存储阵列40还包含第六单元。在所示出 的实施例中，第六单元包含n沟道晶体管55， n沟道晶体管55具有耦接 到字线72的第一电流电极并且具有耦接到熔丝65的第一端子的第二 电流电极和控制电极。熔丝65的第二端子耦接到位线84。流程401从步骤408进行到步骤410,在步骤410中选择一 个或多个位线(例如，
图1的位线80、 82、 84)。参考图l，在所示出 的实施例中，位线选择电路42可以执行该功能。在可替代实施例中， 该功能可以由不同的电路以不同的方式来执行。流程401从步骤410进行到步骤412，在步骤412中在所选 的位线上提供位线读取电压。在本发明一个实施例中，提供在所选位 线上的位线读取电压近似等于第二电源电压(VDD)，对于所示出的 实施例，其约为1.2伏。对于第二电源电压，可替代实施例可以使用不 同的电压。对于位线读取电压，可替代实施例可以使用不同的电压。 当它们相关联的单元或熔丝不被读取时，可以将任何未选位线驱动到 任何适当的电压(例如，第二电源电压VDD)。对于第二电源电压， 可替代实施例可以使用不同的电压。对于未选位线，可替代实施例可 以使用不同的电压。流程401从步骤412进行到步骤414，在步骤414中读取耦 接到所选字线和所选位线的一个或多个熔丝(例如，图l的熔丝60-68 中的一个或多个)。在一个实施例中，在所选位线上的电流的幅度被 用来执行该读取。在可替代实施例中，可以以不同的方式来感测或读 取一个或多个熔丝60-68的状态。参考图l中示出的实施例，与编程/
的和未选的位线上提供ii当的电压。^^线选择电路48^T以用来在所选 的和未选的字线上提供适当的电压。在可替代实施例中，给位线和字 线提供适当电压的功能可以由与图l中示出的电路不同的电路以不同的方式来执行。图1中示出的电路仅仅意图作为实现图4方法的电路的 一个可能的实施例。许多其它电路可以用来实现图4的方法。流程从 步骤414进行到结束椭圆416，在结束椭圆416中该流程结束。流程401 的可替代实施例可以使用与图4中示出的步骤相比更少、更多或者不 同的步骤。
0043图5以示意图形式示出了根据本发明一个实施例的存储 器20的一部分。图5的目的是示出可以读取存储器20中的熔丝60-68(参 见图l)的一种可能的方式。可替代实施例可以使用不同的方法。在 所示出的实施例中，已经确定了要读取熔丝60和61。请注意，在所示 出的实施例中，熔丝60和64已经4皮编程而熔丝61和63没有净皮编程。为 了读取熔丝60和61，选择两个位线(位线80和82)和一个字线(字线 70)。其是耦接到熔丝60和61以及晶体管50和51的位线和字线。将近 似等于第一电源电压(在一个实施例中约为地或VSS)的电压提供给 所选字线70。在本实施例中，将近似等于第二电源电压(在一个实施 例中约为VDD)的电压提供给均为未选字线的剩余字线(例如，72)。 请注意，可替代实施例可以选择在读取访问期间每次选择多于一个字 线。将近似等于第二电源电压(在一个实施例中约为VDD)的电压提 供给所选位线80和82。当不读取它们相关联的单元时，可以将任何未 选位线驱动到任何适当的电压(例如，地)。例如，在一个实施例中， 可以将未选位线驱动到约第一电源电压(在一个实施例中约为地)。 可替代实施例可以在未选位线(例如图1中的位线84)上使用不同的 电压。请注意，可替代实施例可以选择在编程期间每次选择任意数目 的位线。某些实施例可以选择一个位线和多个字线，而另一些实施例 可以选择一个字线和多个位线。还有其它实施例可以选择位线的一个 子集和字线的一个子集。如适用，上述实施例中的一些可以^使用各种不同的信息 处理系统来实现。例如，虽然图l及其讨论描述了一个示例性的信息 处理体系结构，但是仅仅为了在讨论本发明的各个方面中提供有用的 参考而提出该示例性的体系结构。当然，为了讨论起见已经简化了该 体系结构的描述，并且它仅仅是根据本发明可以使用的许多不同类型 的适当体系结构中的一个。本领域技术人员将认识到在逻辑块之间的
者强迫可替代的分解各^逻辑块、或电路P元件上的功能。^ 5' [0055因此，应当理解，在此描述的体系结构仅仅是示例性的， 而事实上可以实现完成相同功能的许多其它体系结构。在抽象但仍然 明确的，任何完成相同功能的组件的布置有效地"相关联"以使得完 成期望的功能。因此，无论体系结构或者中间组件如何，在此组合来 完成特定功能的任何两个组件可以被视为彼此"相关联"，从而完成 期望的功能。另外，如此相关联的任何两个组件还可以被视为彼此"可 操作地连接"或者"可操作地耦接，，来完成该期望的功能。
[0056还例如，在一个实施例中，所示出的系统10的元件是位 于单个集成电路上或者同一设备内的电路。或者，系统10可以包括任 意数目的彼此相互连接的分离的集成电路或者分离的设备。例如，存 储器20可以位于与处理器16相同的集成电路上或分离的集成电路上， 或者位于另一外围设备内或者位于与系统10的其它元件分离的从设 备内。其它电路14也可以位于分离的集成电路或者设备上。还例如， 系统10或其部分可以是物理电路的软件或代码表示，或者是能转变为 物理电路的逻辑表示的软件或代码表示。照此，可以用任何适当类型 的硬件描述语言来具体实现系统IO。[0057此外，本领域技术人员将认识到在上述操作的功能之间 的界限仅仅是示例性的。多个操作的功能可以被合并为单个操作，和 /或单个操作的功能可以被分布在附加的操作中。此外，可替代实施例 可以包括特定操作的多个实例，并且在各个其它实施例中可以改变操 作的顺序。
[0058在一个实施例中，系统10是计算才几系统，例如个人计算 机系统。其它实施例可以包括不同类型的计算机系统。计算机系统是 可以被设计成给一个或多个用户独立计算能力的信息处理系统。计算 机系统可以具有许多形式，包括但不限于主机、小型计算机、服务器、 工作站、个人电脑、笔记本、个人数字助理、电子游戏机、机动车的 和其它嵌入系统、行动电话以及各种其它无线设备。典型的计算机系 统包括至少一个处理器(例如，16)、关联的存储器(例如，20)以及 许多输入/输出(I/O)设备(例如，14)。
[0059虽然在此参考具体的实施例描述了本发明，但是可以在 不脱离如下面权利要求中所述的本发明范围的情况下进行各种修改 和变化。例如，存储器20可以包含任意数目的存储阵列40。类似地， IC IO可以包含任意数目的存储器20。另外，其它电路14可以包含不使 用熔丝的其它类型存储器。因此，说明书和附图要被当作是示例性的 而不是限制性的，并且所有这样的修改意图包括在本发明范围内。在 此关于具体实施例描述的任何好处、优点或问题的解决方案并不意图 被理解为任何或所有权利要求的关键的、必需的或基本的特征或要 素。
[0060在此使用的术语"耦接"不意图^L局限于直接耦接或机 械耦接。
0061此外，在此使用的术语"一，，或"一个，，被定义为一个 或多于一个。此外，在4又利要求中使用引导短语(introductory phrase) (例如，"至少一个"和"一个或多个")不应该被解释为如下暗示 由不定冠词"一"或"一个"引导的另一个权利要求要素把包含这样 引入的权利要求要素的任何特定权利要求限制为仅仅包含一个这样的要素的发明，即使当同一权利要求包括引导短语"一个或多个"或 "至少一个"以及不定冠词(例如"一"或"一个")时。这也适用 于定冠词的使用。
[0062除非另有说明，例如"第一"和"第二"的术语用来任 意区分这种术语描述的要素。因此，这些术语不一定意图表示这种要 素的时间的或其它的优先级。
附力口文本
1、 一种用于对第一熔丝编程的方法，该方法包含如下步骤 提供以阵列方式布置的多个熔丝，该阵列包含多个熔丝字线和位
线，其中该多个熔丝包含第一熔丝； 将第一电压提供到所选的字线；
将第二电压提供到未选的字线，其中第二电压的幅度大于第一电
压的幅度；以及
将第三电压提供到所选的位线，其中第三电压的幅度大于第二电
压的幅度；以及
其中响应于提供第一、第二和第三电压的步骤而对第一熔丝编程。
2、 如项目l所述的方法，其中第一熔丝是电可编程的。
3、 如项目l所述的方法，其中第二熔丝耦接到所选的位线和未选 的字线，并且其中响应于提供第二和第三电压的步骤，第二熔丝保持 未被编程。
4、 如项目3所述的方法，还包含
将第四电压提供到未选的位线，其中第四电压的幅度近似等于第 一电压的幅度。
5、 如项目4所述的方法，其中第三熔丝耦接到未选的位线和未选 的字线，并且其中响应于提供第二和第四电压的步骤，第三熔丝保持 未萍皮编程。
6、 如项目5所迷的方法，其中第四熔丝耦接到未选的位线和所选的字线，并且其中响应于提供第一和第四电压的步骤，第四熔丝保持 未被编程。
7、 如项目l所述的方法，其中第一电压近似等于第一电源电压， 第二电压近似等于第二电源电压。
8、 如项目7所述的方法，其中第三电压的幅度大于第二电源电压 的幅度的两倍。
9、 如项目l所述的方法，其中响应于提供第一、第二和第三电压 的步骤，反向偏置耦接到所选的位线和未选的字线的晶体管。
10、 一种用于读取第一熔丝的方法，该方法包含如下步骤 提供以阵列方式布置的多个熔丝，该阵列包含多个熔丝字线和位
线，其中该多个熔丝包含第一熔丝； 将第一电压提供到所选的字线；
将第二电压提供到未选的字线，其中第二电压的幅度大于第一电 压的幅度；以及
将第三电压提供到所选的位线，其中第三电压的幅度近似等于第
二电压的幅度；以及
响应于提供第一、第二和第三电压的步骤，读取第一熔丝。
11、 如项目10所述的方法，其中第一熔丝是电可编程的。
12、 如项目10所述的方法，其中读取的步骤包含将所选的位线上 的电流与多个未选的位线上的多个电流进行比较。
13、 如项目10所述的方法，其中第二熔丝耦接到所选的位线和未 选的字线，并且其中响应于提供第二和第三电压的步骤，第二熔丝保
持未被读取。
14、 如项目13所述的方法，其中读取第一熔丝的步骤不对第二熔 丝编程。
15、 如项目13所述的方法，还包含
将第四电压提供到未选的位线，其中第四电压的幅度近似等于第 一电压的幅度。
16、 如项目15所述的方法，其中第三熔丝耦接到未选的位线和未选的字线，并且其中响应于提供第二和第四电压的步骤，第三熔丝保 持未被读取。
17、 如项目16所述的方法，其中第四熔丝耦接到未选的位线和所 选的字线，并且其中响应于提供第一和第四电压的步骤，第四熔丝保 持未被读取。
18、 如项目17所述的方法，其中读取第一熔丝的步骤不对第二、 第三和第四熔丝编程。
19、 一种用于访问第一熔丝的方法，该方法包含如下步骤 提供以阵列方式布置的多个熔丝，该阵列包含多个熔丝字线和位
线，其中该多个熔丝包含笫一熔丝； 将第 一 电压提供到所选的字线；
将第二电压提供到未选的字线，其中第二电压的幅度大于第一电
压的幅度；以及
将第三电压提供到所选的位线，其中第三电压的幅度大于或者近
似等于第二电压的幅度。
20、 如项目19所述的方法，还包含 提供对应于第一熔丝的地址； 使用该地址来选择所选的字线；以及 使用该地址来选择所选的位线。
附加文本II
1、 一种集成电路，包含 多个位线； 多个字线；以及
多个存储单元，每个存储单元包含具有第一端子和第二端子的熔
丝以及具有控制电极、第一电流电极和第二电流电极的晶体管，
其中该晶体管的控制电极耦接到所述晶体管的第 一 电流电极并
且耦接到该熔丝的第 一端子，
其中该熔丝的第二端子耦接到该多个位线中的一个，以及其中该晶体管的第二电流电极耦接到该多个字线中的一个。
2、 如项目l所述的集成电路，其中该晶体管在第一电流电极和第 二电流电极之间的阻抗比编程之前的熔丝在第一端子与第二端子之 间的阻抗更高。
3、 如项目l所述的集成电路，其中该晶体管包含n沟道晶体管。
4、 如项目l所述的集成电路，还包含
编程电路，用于选择性地给该多个字线中的至少一个所选的字线 提供第一电压，用于给该多个字线中的所有未选的字线提供第二电 压，用于给该多个位线中的至少一个所选的位线提供第三电压，并且 用于给该多个位线中的所有未选的位线提供第四电压。
5、 如项目l所述的集成电路，还包舍
编程电路，用于选择性地给该多个字线中的至少一个所选的字线 提供第一电压，用于给该多个字线中的至少一个未选的字线提供第二 电压，用于给该多个位线中的至少一个所选的位线提供第三电压，并 且用于给该多个位线中的至少一个未选的位线提供第四电压。
6、 如项目5所述的集成电路，其中第三电压是最高的电压，第二 电压是中间电压，而第一电压和第四电压低于所述中间电压。
7、 如项目5所述的集成电路，其中第一电压近似等于第一电源电 压，第二电压近似等于第二电源电压，第三电压大于第二电源电压， 并且第四电压近似等于第一电源电压.
8、 如项目7所述的集成电路，其中第三电压大于第二电源电压的两倍。
9、 如项目l所述的集成电路，还包含
地址译码电路，用于对熔丝地址进行译码并且用于提供已译码的 熔丝地址；
位线选择电路，用于接收该已译码的熔丝地址的至少第一部分并 且作为响应选择至少一个位线；以及
字线选择电路，用于接收该已译码的熔丝地址的至少第二部分并 且作为响应选择至少一个字线。10、 如项目9所述的集成电路，其中该位线选择电路响应于接收 该已译码的熔丝地址的该至少第一部分，选择多个位线。
11、 如项目9所述的集成电路，其中该字线选择电路响应于接收 该已译码的熔丝地址的该至少第二部分，选择多个字线。
12、 如项目l所述的集成电路，还包含 地址产生电路，用于提供该熔丝的地址。
13、 如项目l所述的集成电路，其中该熔丝包含电可编程的熔丝。
14、 如项目l所述的集成电路，其中该熔丝包含反熔丝。
15、 如项目l所述的集成电路，其中该熔丝包含多晶硅。
16、 如项目l所述的集成电路，其中该熔丝包含金属。
17、 如项目l所述的集成电路，其中该熔丝包含硅化物多晶硅 (silicided polysilicon )。
18、 一种用于提供存储器的方法，该方法包含如下步骤 提供多个位线；
提供多个字线；以及
提供多个存储单元，每个存储单元包含具有第一端子和第二端子 的熔丝以及具有控制电极、第 一 电流电极和第二电流电极的晶体管， 其中该晶体管的控制电极耦接到所述晶体管的第 一 电流电极并
且耦接到该熔丝的第一端子，
其中该熔丝的第二端子耦接到该多个位线中的一个位线， 其中该晶体管的第二电流电极耦接到该多个字线中的一个字线，
以及
其中该晶体管和该熔丝组合的总阻抗足够低，以允许在该多个位 线中的所述一个位线和该多个字线中的所述一个字线之间流过的电 流对该熔丝编考呈。
19、 一种集成电路，包含 多个熔丝；
熔丝编程电路，用于对该多个熔丝编程； 多个位线，耦接到该熔丝编程电路；多个字线；以及
耦接到该多个位线和该多个字线的多个存储单元，每个存储单元 包含该多个熔丝中的一个，该多个熔丝中的每一个具有笫一熔丝端子 和第二熔丝端子，每个存储单元还包含具有第一端子和具有第二端子 的器件，
其中第 一熔丝端子耦接到该器件的第 一端子， 其中第二熔丝端子耦接到该多个位线中的一个，以及
其中该器件的第二端子耦接到该多个字线中的一个。
20、如项目19所述的集成电路，其中该多个熔丝包含电可编程的熔丝。
权利要求
1.一种用于对第一熔丝编程的方法，该方法包含如下步骤提供以阵列方式布置的多个熔丝，该阵列包含多个熔丝字线和位线，其中该多个熔丝包含第一熔丝；将第一电压提供到所选的字线；将第二电压提供到未选的字线，其中第二电压的幅度大于第一电压的幅度；以及将第三电压提供到所选的位线，其中第三电压的幅度大于第二电压的幅度；以及其中响应于提供第一、第二和第三电压的步骤而对第一熔丝编程。
2、 如权利要求l所述的方法，其中第一熔丝是电可编程的。
3、 如权利要求l所述的方法，其中第二熔丝耦接到所选的位线和 未选的字线，并且其中响应于提供第二和第三电压的步骤，第二熔丝 保持未被编程。
4、 如权利要求3所述的方法，还包含将第四电压提供到未选的位线，其中第四电压的幅度近似等于第 一电压的幅度。
5、 如权利要求4所述的方法，其中第三熔丝耦接到未选的位线和 未选的字线，并且其中响应于提供第二和第四电压的步骤，第三熔丝 保持未被编程。
6、 如权利要求5所述的方法，其中第四熔丝耦接到未选的位线和 所选的字线，并且其中响应于提供第一和第四电压的步骤，第四熔丝保持未被编程。
7、 如权利要求l所述的方法，其中第一电压近似等于第一电源电 压，第二电压近似等于第二电源电压。
8、 如权利要求7所述的方法，其中第三电压的幅度大于第二电源 电压的幅度的两倍。
9、 如权利要求l所述的方法，其中响应于提供第一、第二和第三 电压的步骤，反向偏置耦接到所选的位线和未选的字线的晶体管。
10、 一种用于读取第一熔丝的方法，该方法包含如下步骤 提供以阵列方式布置的多个熔丝，该阵列包含多个熔丝字线和位线，其中该多个熔丝包含第一熔丝； 将第一电压提供到所选的字线；将第二电压提供到未选的字线，其中第二电压的幅度大于第一电 压的幅度；以及将第三电压提供到所选的位线，其中第三电压的幅度近似等于第 二电压的幅度；以及响应于提供第一、第二和第三电压的步骤，读取第一熔丝。
11、 如权利要求10所述的方法，其中第一熔丝是电可编程的。
12、 如权利要求10所述的方法，其中读取的步骤包含将所选的位 线上的电流与多个未选的位线上的多个电流进行比较。
13、 如权利要求10所述的方法，其中第二熔丝耦接到所选的位线 和未选的字线，并且其中响应于提供第二和第三电压的步骤，第二熔 丝保持未被读取。
14、 如权利要求13所述的方法，其中读取第一熔丝的步骤不对第 二熔丝编程。
15、 如权利要求13所述的方法，还包含将第四电压提供到未选的位线，其中第四电压的幅度近似等于第 一电压的幅度。
16、 如权利要求15所述的方法，其中第三熔丝耦接到未选的位线 和未选的字线，并且其中响应于提供第二和第四电压的步骤，第三熔 丝保持未被读取。
17、 如权利要求16所述的方法，其中第四熔丝耦接到未选的位线 和所选的字线，并且其中响应于提供第一和第四电压的步骤，第四熔 丝保持未被读取。
18、 如权利要求17所述的方法，其中读取第一熔丝的步骤不对笫 二、第三和第四熔丝编程。
19、 一种用于访问第一熔丝的方法，该方法包含如下步骤 提供以阵列方式布置的多个熔丝，该阵列包含多个熔丝字线和位线，其中该多个熔丝包含第一熔丝； 将第一电压提供到所选的字线；将第二电压提供到未选的字线，其中第二电压的幅度大于第一电 压的幅度；以及将第三电压提供到所选的位线，其中第三电压的幅度大于或者近 似等于第二电压的幅度。
20、 如权利要求19所述的方法，还包含提供对应于第一熔丝的地址； 使用该地址来选择所选的字线；以及 使用该地址来选择所选的位线。
全文摘要
在本申请中描述的熔丝阵列(40)由于其为交叉点体系结构因此非常紧凑，并且使用很少的半导体面积。所公开的交叉点体系结构减少了必须水平地或垂直地穿过每个位单元(例如，50和60)的导体的数目。结果，显著减少了每个位单元所需的面积。在一个实施例中，在各个字线(70、72、74)和位线(80、82、84)上的所选的一组电压用来对熔丝(60-68)编程以产生具有阻抗的更紧密分布的被编程的熔丝。类似地，在各个字线(70、72、74)和位线(80、82、84)上的所选的一组电压用来读取熔丝(60-68)。
文档编号H03K19/177GK101622787SQ200880006752
公开日2010年1月6日 申请日期2008年2月6日 优先权日2007年3月2日
发明者A·B·霍夫勒 申请人:飞思卡尔半导体公司