专利名称：回转率控制电路的制作方法
技术领域：
本发明涉及电路的输出级，特别是涉及 一 种用于高速低功率传送器 (transmitter)的回转率(slew rate)控制电路。
背景技术：
移动产业处理器接口 (Mobile Industry Processor Interface, MIPI)为一禾中高 速低功率序列收发机(transceiver)接口 ，用于提供高速低功率的移动装置(例如数字相 机、显示器或其它可携式装置)之间的通讯。其物理层传输规范(D-PHY)更进一步界定物 理层，装置通过传送器端及接收器端之间的链接(link)来传输高速数据。
回转率(slew rate，SR)及输出阻抗(R。ut)为MIPI众多规范当中的两种。回转率 是电路中信号的最大改变率。低回转率会造成信号的失真。另一方面，传送器(Tx)的输出 阻抗必须尽可能的大，才能使传送器(Tx)的操作不会受到外部负载的影响。 一般来说，为 了设计一实用电路(例如上述MIPI低功率传送器)，回转率与输出阻抗两者之间必须达成 妥协。根据MIPI规范，对于具外部负载电容值0-70皮法拉(pF)的传送器(Tx)，其回转率 必须介于一特定范围内，且其输出阻抗必须不小于一特定值。为了同时符合回转率及输出 阻抗的规范，通常会让MIPI低功率传送器的设计变得复杂且成本高。 图1显示传统MIPI传送器(Tx)的输出级电路。图式中的电容10及电阻12连接
于输出端与输入端之间，用于妥协地得到可接受的回转率及输出阻抗。然而，当外部负载增
加时，传送器的设计必然增大其输出以维持回转率，如此往往会同时减少其输出阻抗。换句
话说，回转率及输出阻抗通常会互相形成不利的影响，造成设计的困难。 鉴于传统电路(例如MIPI传送器)于设计时，无法使用简单电路而能有效地达成
回转率及输出阻抗之间的妥协，因此亟需提出一种高速接口电路，用于同时兼顾回转率及
输出阻抗。
发明内容
鉴于上述，本发明的目的之一为提供一种不复杂且不昂贵的接口电路，使得电路 (例如低功率传送器)的输出级可以同时符合回转率及输出阻抗的规范。
根据本发明实施例，输出阻抗缓冲器和回转率缓冲器互相并联，且输出阻抗缓冲 器的输出和回转率缓冲器的输出相加后，作为整个回转率控制电路的输出信号。边缘探测 器探测输入信号，用于控制输出阻抗缓冲器及回转率缓冲器。因此，当处于上升或下降期 间，输入信号主要通过回转率缓冲器，此时，回转率控制电路的输出信号会上升或下降而趋 向于一预期电位的适当比例；当处于稳定期间，输入信号则仅通过输出阻抗缓冲器，此时， 回转率控制电路的输出信号会维持于一高或低电位。由此，可同时符合回转率及输出阻抗 的规范(例如MIPI规范)。
图1显示传统MIPI传送器(Tx)的输出级电路；
图2显示本发明实施例的回转率控制电路的框图；
图3显示图2的回转率控制电路的各个信号波形；
图4示例本发明实施例的回转率控制电路的电路图；
图5显示图4的回转率控制电路的各个信号波形。
具体实施例方式
图2显示本发明实施例的回转率控制电路20的框图，图3则显示回转率控制电路 20的各个信号波形。虽然本实施例的输入信号(in)以方波为例，然而，其它种波形(例如 正弦波)也可适用。回转率控制电路20可使得电路(例如低功率传送器)的输出级能够同 时符合回转率及输出阻抗的规范。虽然本实施例以移动产业处理器接口 (MIPI)规范为例， 其为一种高速低功率序列收发机(transceiver)接口 ，以提供高速低功率移动装置之间的 通讯，然而，本发明也可适用于其它的收发器，及适用于一般电路的输出级。
在本实施例中，回转率控制电路20包含输出阻抗(R。ut)缓冲器202，其符合MIPI 规范的输出阻抗(R。ut)要求。回转率控制电路20还包含回转率缓冲器204，其符合MIPI规 范的回转率(SR)要求。输出阻抗缓冲器202及回转率缓冲器204互为并联，其输入端耦接 在一起以接收输入信号(in)。输出阻抗缓冲器202的输出R及回转率缓冲器204的输出 SR相加作为回转率控制电路20的输出信号(out)。实践中，可将输出阻抗缓冲器202的输 出端及回转率缓冲器204的输出端耦接在一起，即可达成输出R及输出SR的相加功能，并 不需使用真正的加法器206。 回转率控制电路20还包含边缘探测器208，用于探测输入信号(in)的升缘及降 缘的转态。在本实施例中，边缘探测器208根据升、降缘而产生输出阻抗致能(enable)信 号EN_R及回转率致能信号EN_SR。输出阻抗致能信号EN_R用于致能启动输出阻抗缓冲器 202，而回转率致能信号EN—SR则是用于致能启动回转率缓冲器204。如图3所示，当输入信 号(in)于升、降缘转态时(例如时间tl至t2间)，回转率致能信号EN—SR会于一段特定 期间内变为起作用的(active)或高电位。此特定期间的长度，系选择一段时间足以让输出 信号(out)上升或下降至预期电位的相当比例(例如80% )。当输入信号(in)为稳定时 (例如时间t2至t3间)，输出阻抗致能信号EN—R会变为起作用的(active)或高电位。当 输入信号(in)于升、降缘转态时(例如时间tl至t2间)，输出阻抗致能信号EN—R可以为 起作用的状态或者为不起作用的(inactive)状态。在一实施例中，输出阻抗致能信号EN_ R永远为起作用的状态(如附图中的标号30所示)。在另一实施例中，仅当回转率致能信 号EN—SR为不起作用的(inactive)状态或低电位时，输出阻抗致能信号EN_R才会变为起 作用的(active)或高电位(如附图中的标号32所示)。 根据图3所示，当探测到升缘时(例如时间tl)，回转率缓冲器204被起作用的的 信号EN—SR所启动，使得输入信号(in)主要通过回转率缓冲器204，此时，回转率缓冲器 204所提供的回转率远大于输出阻抗缓冲器202。在一实施例中，输入信号(in)于时间tl 同时通过回转率缓冲器204和输出阻抗缓冲器202。在另一实施例中，输入信号(in)于时 间tl仅通过回转率缓冲器204。此时，回转率缓冲器204的输出SR会被拉高(pull high)，使得输出信号(out)也跟着被拉高，这增大其回转率，因而得以符合MIPI的规范。
接下来，于时间t2，信号EN_SR变为不起作用的，因而关闭回转率缓冲器204，使得回 转率缓冲器204的输出SR关闭或为高阻抗(Hi-Z)。此时，输出信号(in)仅通过输出阻抗缓冲 器202，因此，输出信号(out)将维持于高电位，其输出阻抗足够大，而得以符合MIPI的规范。
当探测到降缘时(例如时间t3)，回转率缓冲器204被起作用的的信号EN_SR再 次启动，使得输入信号(in)主要通过回转率缓冲器204。此时，回转率缓冲器204的输出 SR被拉低(pull low)，使得输出信号(out)也跟着被拉低，这增大其回转率，因而得以符合 MIPI的规范。 接下来，于时间t4，信号EN—SR再次变为不起作用的，因而关闭回转率缓冲器204， 使得回转率缓冲器204的输出SR关闭或为高阻抗(Hi-Z)。此时，输出信号(in)仅通过输 出阻抗缓冲器202，因此，输出信号(out)将维持于低电位，其输出阻抗足够大，而得以符合 MIPI的规范。 根据上述实施例，输入信号(in)于上升/下降期间(例如时间tl至t2间)主要 会通过回转率缓冲器204，因而可以符合MIPI对于回转率的规范。接下来，输入信号(in) 于稳定期间(例如时间t2至t3间)仅通过输出阻抗缓冲器202，因而可以符合MIPI对于 输出阻抗的规范。 图4示例本发明实施例的回转率控制电路20A的电路图，图5则显示回转率控制 电路20A的各个信号波形。在本实施例中，回转率控制电路20A包含输出阻抗(R。ut)缓冲 器202A，其符合MIPI规范的输出阻抗(R。ut)要求。输出阻抗缓冲器202A包含p型晶体管 Rp及n型晶体管Rn，其串联于正电源VDD与负电源Vss之间。回转率控制电路20A还包含回 转率缓冲器204A，其符合MIPI规范的回转率(SR)要求。回转率缓冲器204A包含p型晶体 管SRp及n型晶体管SRn，其串联于正电源VDD与负电源Vss之间。输出阻抗缓冲器202A及 回转率缓冲器204A相互并联于正电源VDD与负电源Vss之间。晶体管SRp及SRn的接点和 晶体管Rp及Rn的接点耦接在一起，作为输出信号(out)。 回转率控制电路20A还包含边缘探测器208A，用于探测输入信号(in)的升缘及 降缘的转态。在本实施例中，边缘探测器208A根据升、降缘而产生输出阻抗致能(enable) 信号EN_R_H和EN_R_L(两者分别连接至晶体管Rp和Rn)及产生回转率致能信号EN_SR_H 和EN_SR_L(两者分别连接至晶体管SRp和SRn)。输出阻抗致能信号EN_R_H、EN_R_L共同 用于致能启动输出阻抗缓冲器202A，而回转率致能信号EN—SRJ1、EN—SILL则共同用于致能 启动回转率缓冲器204A。 根据图5所示，当探测到升缘时(例如时间tl)，回转率缓冲器204A被低(0)电位 的回转率致能信号EN—SRJ1、EN—SILL所启动，使得输出信号(out)被拉高。换句话说，输入 信号(in)经由回转率缓冲器204A而再生(regenerate)。此时，输出阻抗缓冲器202A被 高(1)电位的输出阻抗致能信号EN—RJ1(如附图中的标号50所示)及低(0)电位的信号 EN—R—L所关闭。在另一实施例中，输出阻抗缓冲器202A被低(0)电位的输出阻抗致能信号 EN_R_H (如附图中的标号52所示)及EN_R_L所启动。 接下来，于时间t2，回转率缓冲器204A被高(1)电位的回转率致能信号EN_SR_H 及低(0)电位的信号EN—SR—L所关闭，使得回转率缓冲器204A为高阻抗(Hi-Z)。此时，输 出阻抗缓冲器202A被低(0)电位的输出阻抗致能信号EN_R_H及EN_R_L所启动，因而使得输出信号(out)继续被拉高。换句话说，输入信号(in)经由输出阻抗缓冲器202A而再生 (regenerate)。 当探测到降缘时(例如时间t3)，回转率缓冲器204A被高(1)电位的回转率致能 信号EN—SRJ1及信号EN—SILL再次启动，使得输出信号(out)被拉低(pull low)。此时，输 出阻抗缓冲器202A被高(1)电位的输出阻抗致能信号EN—RJ1(如附图中的标号50所示) 及低(0)电位EN—R—L所关闭。在另一实施例中，输出阻抗缓冲器202A被低(0)电位的输 出阻抗致能信号EN_R_H(如附图中的标号52所示)及EN_R_L所启动。
接下来，于时间t4，回转率缓冲器204A被高(1)电位的回转率致能信号EN_SR_H 及低(0)电位的信号EN—SR—L所关闭，使得回转率缓冲器204A为高阻抗(Hi-Z)。此时，输 出阻抗缓冲器202A被高(1)电位的输出阻抗致能信号EN_R_H及EN_R_L所启动，因而使得 输出信号(out)继续被拉低。 在本实施例中，必须避免回转率缓冲器204A同时接收低(0)电位的回转率致能信 号EN_SR_H及高(1)电位的信号EN_SR_L，因而造成VDD与Vss之间的短路。另外，也必须避 免输出阻抗缓冲器202A同时接收低(0)电位的输出阻抗致能信号EN—RJ1及高(1)电位的 信号EN_R_L，因而造成VDD与Vss之间的短路。 以下表一将输入信号(in)、输出信号(out)、各个致能信号、输出阻抗缓冲器202A 及回转率缓冲器204A于各个时间的状态作一总结。
表一
tlt2t3t4
in升缘高电位降缘低电位
R。ut缓冲器关闭，Hi-Z 或 启动，拉高启动，拉高关闭，Hi-Z 或 启动，拉低启动，拉低
EN—R—H1/0011
EN—R—L0/0001
SR缓冲器启动，拉高关闭，Hi-Z启动，拉低关闭，Hi-Z
EN—SR—H0111
EN—SR—L0010
out上升高电位降低低电位 根据上述实施例，输入信号(in)于上升/下降期间(例如时间tl至t2间)主要会通过回转率缓冲器204A，因而可以符合MIPI对于回转率的规范。接下来，输入信号(in)于稳定期间(例如时间t2至t3间)仅通过输出阻抗缓冲器202A，因而可以符合MIPI对于输出阻抗的规范。 以上所述仅为本发明的优选实施例而已，并非用于限定本发明的权利要求的范围；凡其它未脱离发明所揭示的精神下所完成的等效改变或修饰，均应包含在下述的权利要求的范围内。
权利要求
一种回转率控制电路，包含输出阻抗缓冲器；回转率缓冲器，与所述输出阻抗缓冲器并联；及边缘探测器，其探测输入信号，用于控制所述输出阻抗缓冲器及所述回转率缓冲器；由此，当处于上升或下降期间，所述输入信号主要通过所述回转率缓冲器；当处于稳定期间，所述输入信号仅通过所述输出阻抗缓冲器。
2. 如权利要求1所述的回转率控制电路，其中上述输出阻抗缓冲器的输出和回转率缓 冲器的输出相加后，作为所述回转率控制电路的输出信号。
3. 如权利要求2所述的回转率控制电路，当处于上升或下降期间时，上述回转率控制 电路的输出信号会上升或下降而趋向于预期电位的适当比例；当处于稳定期间时，上述回 转率控制电路的输出信号会维持于高或低电位。
4. 如权利要求1所述的回转率控制电路，当处于上升或下降期间时，上述的输入信号 还通过所述输出阻抗缓冲器。
5. 如权利要求1所述的回转率控制电路，其中上述回转率控制电路的输出阻抗及回转 率符合移动产业处理器接口规范。
6. 如权利要求1所述的回转率控制电路，其中上述输出阻抗缓冲器的输出阻抗大于所 述回转率缓冲器的输出阻抗，且所述回转率缓冲器的回转率大于所述输出阻抗缓冲器的回 转率。
7. 如权利要求1所述的回转率控制电路，其中上述边缘探测器根据所述输入信号的 升、降缘转态，产生至少一输出阻抗致能信号以启动所述输出阻抗缓冲器，并产生至少一回 转率致能信号以启动所述回转率缓冲器。
8. 如权利要求7所述的回转率控制电路，当处于稳定期间时，上述输出阻抗致能信号 启动所述输出阻抗缓冲器；当处于上升或下降期间时，上述回转率致能信号启动所述回转 率缓冲器，且上述输出阻抗致能信号还启动所述输出阻抗缓冲器。
9. 一种回转率控制电路，包含输出阻抗缓冲器，其包含P型晶体管及n型晶体管，其串联于正电源与负电源之间； 回转率缓冲器，与所述输出阻抗缓冲器并联，所述回转率缓冲器包含P型晶体管及n型晶体管，其串联于所述正电源与所述负电源之间；及边缘探测器，其探测输入信号，用于控制所述输出阻抗缓冲器及所述回转率缓冲器； 由此，当处于上升或下降期间，所述输入信号通过所述回转率缓冲器而再生；当处于稳定期间，所述输入信号仅通过所述输出阻抗缓冲器而再生。
10. 如权利要求9所述的回转率控制电路，当处于上升或下降期间时，上述回转率控制 电路的输出信号会被拉高或拉低而趋向于预期电位的适当比例；当处于稳定期间时，上述 回转率控制电路的输出信号会维持于高或低电位。
11. 如权利要求9所述的回转率控制电路，当处于上升或下降期间时，上述的输入信号 还通过所述输出阻抗缓冲器而再生。
12. 如权利要求9所述的回转率控制电路，其中上述回转率控制电路的输出阻抗及回 转率符合移动产业处理器接口规范。
13. 如权利要求9所述的回转率控制电路，其中上述输出阻抗缓冲器的输出阻抗大于所述回转率缓冲器的输出阻抗，且所述回转率缓冲器的回转率大于所述输出阻抗缓冲器的 回转率。
14. 如权利要求9所述的回转率控制电路，其中上述边缘探测器根据所述输入信号的 升、降缘转态，产生至少二输出阻抗致能信号以分别启动所述输出阻抗缓冲器的P型晶体 管及n型晶体管；并产生至少二回转率致能信号以分别启动所述回转率缓冲器的P型晶体 管及n型晶体管。
15. 如权利要求14所述的回转率控制电路，当处于稳定期间时，上述输出阻抗致能信 号启动所述输出阻抗缓冲器；当处于上升或下降期间时，上述回转率致能信号启动所述回 转率缓冲器，且上述输出阻抗致能信号还启动所述输出阻抗缓冲器。
全文摘要
一种回转率控制电路。输出阻抗缓冲器和回转率缓冲器互相并联。边缘探测器探测输入信号，用于控制输出阻抗缓冲器及回转率缓冲器。当处于上升或下降期间，输入信号主要通过回转率缓冲器；当处于稳定期间，输入信号则仅通过输出阻抗缓冲器。由此，可同时符合回转率及输出阻抗的规范。
文档编号H03K19/003GK101783671SQ20091000271
公开日2010年7月21日 申请日期2009年1月19日 优先权日2009年1月19日
发明者张耀光, 林烈萩 申请人:奇景光电股份有限公司