专利名称：Cmos输入输出接口电路的制作方法
技术领域：
本发明涉及半导体电路技术，特别涉及一种CMOS输入输出接口电路。
背景技术：
典型的CMOS输入输出接口电路如图1所示，包括第一 NMOS管Q1、第二 PMOS管Q2、 第三NMOS管Q3、第四PMOS管Q2、第五NMOS管Q5、电阻R，所述第一 NMOS管Ql栅极经电阻 R接电源VDD，源极接引脚，漏极接第二 PMOS管Q2及第三NMOS管Q3的栅极，第二 PMOS管 Q2的漏极接电源VDD，第三NMOS管Q3的源极接地，第二 PMOS管Q2的源极及第三NMOS管 Q3的漏极接第四PMOS管Q4及第五NMOS管Q5的栅极，第四PMOS管Q4的漏极接电源VDD， 第五NMOS管Q5的源极接地，第四PMOS管Q4的源极及第五NMOS管Q5的漏极接内部电路， 所述第一匪OS管Ql作为传输门，第二 PMOS管Q2同第三匪OS管Q3构成一 CMOS反相器， 第四PMOS管Q2同第五NMOS管Q5构成一 CMOS反相器，当引脚输入电压5V的信号且电源 VDD电压为3. 3V时，因为经过传输门的损耗，信号电压降低为大约2. 6V，即第一 NMOS管Ql 漏极输出电压为大约2. 6V (VDD-Vt, VDD为电源电压，Vt为第一 NMOS管开启的域值电压)， 以避免电压为5V的信号对栅极工作电压为3. 3V的MOS管造成损坏，电压降低为大约2. 6V 的信号经第二 PMOS管Q2同第三NMOS管Q3构成一反相器、第四PMOS管Q4同第五NMOS管 Q5构成一反相器后输入到内部电路。所述CMOS反相器，如果输入电平为介于电源VDD和地之间的中间电平，则CMOS反 相器中的PMOS管会不完全关闭，NMOS管会处于开启状态，产生漏电。上述这种典型的CMOS 输入输出接口电路结构，因为经过传输门的损耗信号电压降低为大约2. 6V，这个电压低于 第二 PMOS管Q2同第三NMOS管Q3构成的CMOS反相器的电源电压3. 3V高于0V，不足以使 CMOS反相器内部的第二 PMOS管Q2完全关闭，第三NMOS管Q3会处于开启状态，产生0. 15uA 以上的漏电流。这种损耗对需要低功耗电路的应用是不能满足要求的。
发明内容
本发明要解决的技术问题是提供一种CMOS输入输出接口电路，能有效避免漏电 流的产生。为解决上述技术问题，本发明的CMOS输入输出接口电路，包括第一 NMOS管、第二 PMOS管、第三NMOS管、第四PMOS管、第五NMOS管、电阻，所述第一 NMOS管栅极经电阻接电 源，源极接引脚，漏极接第二 PMOS管及第三NMOS管的栅极，第二 PMOS管的漏极接电源，第 三NMOS管的源极接地，第二 PMOS管的源极及第三NMOS管的漏极接第四PMOS管及第五NMOS 管的栅极，第四PMOS管的漏极接电源，第五NMOS管的源极接地，第四PMOS管的源极及第五 NMOS管的漏极接内部电路，所述第一 NMOS管作为传输门，第二 PMOS管同第三NMOS管构成 一 CMOS反相器，第四PMOS管同第五NMOS管构成一 CMOS反相器，其特征在于，还包括第六 PMOS管，第六PMOS管栅极接第二 PMOS管的源极及第三NMOS管的漏极，漏极接第二 PMOS管 及第三NMOS管的栅极，源极接电源。
所述第六PMOS管为一个驱动能力极弱的PMOS管，例如宽长比W/L = 1/4。本发明的CMOS输入输出接口电路，在输入信号进入接口电路内部前使用一个 NMOS传输门，在传输门后面加入一个反馈电路，将经过NMOS传输门后损失的电压重新提高 到电源电压，避免了由于中间电平而导致的漏电，能使用标准的CMOS器件实现3. 3V到5V 的宽电压输入，消除了漏电流。
下面结合附图和具体实施方式
对本发明作进一步的详细说明。图1是典型的CMOS输入输出接口电路；图2是本发明的CMOS输入输出接口电路一实施方式电路图。
具体实施例方式本发明的CMOS输入输出接口电路一实施方式如图1所示，包括第一 NMOS管Ql、 第二 PMOS管Q2、第三NMOS管Q3、第四PMOS管Q4、第五NMOS管Q5、第六PMOS管Q6、电阻 R，所述第一 NMOS管Ql栅极经电阻R接电源VDD，源极接引脚，漏极接第二 PMOS管Q2及第 三NMOS管Q3的栅极，第二 PMOS管Q2的漏极接电源VDD，第三NMOS管Q3的源极接地，第二 PMOS管Q2的源极及第三NMOS管Q3的漏极接第四PMOS管Q4及第五NMOS管Q5的栅极，第 四PMOS管Q4的漏极接电源VDD，第五NMOS管Q5的源极接地，第四PMOS管Q4的源极及第 五NMOS管Q5的漏极接内部电路，栅极接第二 PMOS管Q2的源极及第三NMOS管Q3的漏极， 漏极接第二 PMOS管Q2及第三NMOS管Q3的栅极，源极接电源VDD，所述第一 NMOS管Ql作 为传输门，第二 PMOS管Q2同第三NMOS管Q3构成一 CMOS反相器，第四PMOS管Q4同第五 NMOS管Q5构成一 CMOS反相器。当引脚输入的信号的电压高于电源VDD电压时，因为经过传输门第一 NMOS管Ql 的损耗，信号电压降低(为VDD-Vt，VDD为电源电压，Vt为第一 NMOS管开启的域值电压)， 以避免引脚输入的信号的电压过高对电路中其它MOS管造成损坏，电压降后的信号经第二 PMOS管Q2同第三NMOS管Q3构成一反相器、第四PMOS管Q4同第五NMOS管Q5构成一反 相器后输入到内部电路。通过第六PMOS管Q6的反馈，在引脚输入的信号的电压高于电源 VDD电压时，第二 PMOS管Q2同第三NMOS管Q3栅极电位被拉高到电源VDD电压，既避免了 较电源VDD电压高的引脚输入的信号的电压对内部电路的损坏，又避免了中间电平产生的 漏电。当引脚输入的信号的电压为OV时，第六PMOS管Q6关闭，不影响电路功能。所述第 六PMOS管Q6为一个驱动能力极弱的PMOS管(宽长比W/L = 1/4)，其开启电阻很大，不影 响外部信号的输入变化。一实施例，电源VDD电压为3. 3V，当外部从引脚输入的信号的电压为5V时，经过第 一 NMOS管Ql的损耗，第二 PMOS管Q2同第三NMOS管Q3栅极电位降为2. 7V，这时第二 PMOS 管Q2不完全关闭，有0. 15uA的漏电流，但是经过第二 PMOS管Q2同第三NMOS管Q3构成的 反相器，第六PMOS管Q6栅极的电压为0V，将反馈管第六PMOS管Q6开启，第六PMOS管Q6 将第二 PMOS管Q2同第三NMOS管Q3栅极电位重新拉回电源VDD电压3. 3V，这样第二 PMOS 管Q2完全关闭，漏电流消失。当外部从引脚输入的信号的电压为输入OV时，第二 PMOS管 Q2同第三匪OS管Q3栅极电位为0V，经过第二 PMOS管Q2同第三匪OS管Q3构成的反相器，第六PMOS管Q6栅极的电压为3. 3V，第六PMOS管Q6关闭，不影响电路功能。
本发明的CMOS输入输出接口电路，在输入信号进入接口电路内部前使用一个 NMOS传输门，在传输门后面加入一个反馈电路，将经过NMOS传输门后损失的电压重新提高 到电源电压，避免了由于中间电平而导致的漏电，能使用标准的CMOS器件实现3. 3V到5V 的宽电压输入，消除了漏电流。
权利要求
1.一种CMOS输入输出接口电路，包括第一匪OS管、第二 PMOS管、第三匪OS管、第四 PMOS管、第五NMOS管、电阻，所述第一 NMOS管栅极经电阻接电源，源极接引脚，漏极接第二 PMOS管及第三NMOS管的栅极，第二 PMOS管的漏极接电源，第三NMOS管的源极接地，第二 PMOS管的源极及第三NMOS管的漏极接第四PMOS管及第五NMOS管的栅极，第四PMOS管的 漏极接电源，第五NMOS管的源极接地，第四PMOS管的源极及第五NMOS管的漏极接内部电 路，所述第一 NMOS管作为传输门，第二 PMOS管同第三NMOS管构成一 CMOS反相器，第四PMOS 管同第五NMOS管构成一 CMOS反相器，其特征在于，还包括第六PMOS管，第六PMOS管栅极 接第二 PMOS管的源极及第三NMOS管的漏极，漏极接第二 PMOS管及第三NMOS管的栅极，源 极接电源。
2.根据权利要求1所述的CMOS输入输出接口电路，其特征在于，所述第六PMOS管的宽 长比 W/L = 1/4。
3.根据权利要求1所述的CMOS输入输出接口电路，其特征在于，所所述电源电压为 3. 3V。
全文摘要
本发明公开了一种CMOS输入输出接口电路，包括第一NMOS管、第二PMOS管、第三NMOS管、第四PMOS管、第五NMOS管、电阻，所述第一NMOS管栅极经电阻接电源，源极接引脚，漏极接第二PMOS管及第三NMOS管的栅极，第二PMOS管的漏极接电源，第三NMOS管的源极接地，第二PMOS管的源极及第三NMOS管的漏极接第四PMOS管及第五NMOS管的栅极，第四PMOS管的漏极接电源，第五NMOS管的源极接地，第四PMOS管的源极及第五NMOS管的漏极接内部电路，还包括第六PMOS管，第六PMOS管栅极接第二PMOS管的源极及第三NMOS管的漏极，漏极接第二PMOS管及第三NMOS管的栅极，源极接电源。本发明的CMOS输入输出接口电路能有效避免漏电流的产生。
文档编号H03K19/0948GK102064818SQ20091020179
公开日2011年5月18日 申请日期2009年11月12日 优先权日2009年11月12日
发明者徐鹏 申请人:上海华虹Nec电子有限公司