专利名称：单端输入差动输出的放大器的制作方法
技术领域：
本发明是有关于-种单端输入差动输出的放大器(Single-ended input differential output amplifier，亦禾尔为 balun amplifier)。
背景技术：
在通讯系统中，单端输入差动输出的放大器通常位于射频系统最前端，接收来自 天线的单端输入信号。由于位在射频系统最前端，这种放大器的设计应该尽量降低其本身 的噪声。图1是一种传统的单端输入差动输出的放大器100的电路图。其中电流源Vs表示 单端输入信号，电阻Ru和I^2表示负载的阻抗。放大器100接收单端输入信号Vs，利用N通 道金属氧化物半导体场效晶体管(n-channel metal oxide semiconductor field effect transistor,以下简称NMOS晶体管W1所构成的共栅极放大器(common gate amplifier) 和NMOS晶体管M2所构成的共源极放大器(common source amplifier)放大单端输入信号 Vs,并且将单端输入信号Vs转换成差动输出讯号，在输出端A和B输出。NMOS晶体管M1和M2会产生通道噪声(channel noise)，造成放大器100内部的噪 声电流。噪声电流通过Ru和Rm在输出端A、B之间造成差动输出信号的噪声电压。放大 器100的设计可消除M1和M2所引起的部分噪声。对于M1的通道噪声，放大器100利用&、l/gml和1/ 的匹配，使Ru和Rl2的负载 电流相同。其中&是天线端的阻抗，gffll和S112分别是NMOS晶体管M1和M2的小信号模型的 转导值(transconductance)。在Ru和I^2相等的情况下，可以使输出端A和B的噪声电压 在差动输出信号中互相抵消，藉此消除M1所引起的噪声。对于M2的通道噪声，NMOS晶体管M3和M4的交叉耦接(cross-coupling)提高了看 进虬的源极(source)的阻抗艮，使礼的一部分噪声电流经由M2的输出阻抗流入接地端， 进而减少通过I^2的噪声电流，由此消除M2所引起的部分噪声。
发明内容
本发明的目的在于提供一种单端输入差动输出的放大器，可以消除绝大部分的来 自内部晶体管的噪声。为实现上述目的，本发明提供的单端输入差动输出的放大器，包括第一输入端、第 二输入端、第一输出端、第二输出端、第一模块、以及第二模块。其中，第一输入端和第二输 入端分别接收一单端输入信号，第一输出端和第二输出端提供-差动输出信号。第一模块 耦接第一输入端、第一输出端和第二输出端。第二模块耦接第二输入端、第一输出端和第二 输出端。第一模块和第二模块分别经由第一输入端和第二输入端接收单端输入信号，分别 放大此单端输入信号，并且将单端输入信号转换为差动输出信号。除了内含的晶体管种类 不同以外，第一模块和第二模块的电路对称。本发明另提出一种单端输入差动输出的放大器，包括第一输入端、第二输入端、第一输出端、第二输出端、第一晶体管、第二晶体管、第三晶体管、以及第四晶体管。其中，第一 输入端和第二输入端分别接收一单端输入信号，第一输出端和第二输出端提供一差动输出 信号。第一晶体管耦接于第一输入端和第一输出端之间，自第一输入端接收单端输入信号， 在第一输出端输出放大之后的单端输入信号。第二晶体管耦接于第一输入端和第二输出端 之间，自第一输入端接收单端输入信号，在第二输出端输出放大之后的单端输入信号。第三 晶体管耦接于第二输入端和第一输出端之间，自第二输入端接收单端输入信号，在第一输 出端输出放大之后的单端输入信号。第四晶体管耦接于第二输入端和第二输出端之间，自 第二输入端接收单端输入信号，在第二输出端输出放大之后的单端输入信号。上述单端输入差动输出的放大器巧妙地利用四个晶体管和其它组件之间的耦接 关系，具有电路简单和低噪声的特性。
图1是公知的一种单端输入差动输出的放大器的电路图。图2是依照本发明一实施例的一种单端输入差动输出的放大器的电路图。图3和图4是图2的单端输入差动输出的放大器的消除通道噪声的示意图。图5是依照本发明另一实施例的一种单端输入差动输出的放大器的电路图。图6是依照本发明另一实施例的一种单端输入差动输出的放大器的电路图。附图中主要组件符号说明100、200 单端输入差动输出的放大器210:第一模块220:第二模块250:天线端电路500、600 单端输入差动输出的放大器A、B:输出端B” B2JIl压电路C1-C6 电容GND 接地端I1, I2 输入端IAJB、Ic、ID、IE、IF、In、In'、In〃 噪声电流L1、L2:电感M”M2、M3、M4 晶体管(^、仏输出端点R1-R8, Rl, Rli, Rl2, Rs 电阻Ra、R。阻抗r。3、r。4 晶体管的输出阻抗Vbi、Vb2 偏压VCC 电源端Vn:噪声电压Vs 单端输入信号
具体实施例方式为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详 细说明如下。图2是依照本发明一实施例的一种单端输入差动输出的放大器200的电路图。放 大器200包括输入端I” I2、输出端O1, 02、电感L” L2,电容C3、C4、以及模块210、220。电感 L1耦接于输入端I1与电源端VCC之间。电感L2耦接于输入端I2与接地端GND之间。电容 C3耦接于输入端I1和天线端电路250之间。电容C4耦接于输入端I2和天线端电路250之 间。模块210耦接输入端I1以及输出端OpOy模块220耦接输入端I2以及输出端O^O2t5天线端电路250其中，Vs表示来自天线的单端输入信号，&表示天线端电路250 的等效阻抗。电容c3、C4分别将单端输入信号Vs耦合至输入端Ip 12。放大器200分别在 输入端I1U2接收单端输入信号Vs，放大单端输入信号Vs，并且将单端信号Vs转换成差动信 号，在输出端OpO2输出。电阻&表示放大器200的负载阻抗。电感Lp L2的作用是抗流器(choke)，也就是传递直流信号，并且阻挡小信号。因 此电感Lp L2对小信号而言有极大的阻抗。电感U、L2也可以用高阻抗(远大于Rs)的电 阻取代。模块210包括P通道金属氧化物半导体场效晶体管(p-channel metal oxide semiconductor field effect transistor，以下简称 PMOS 晶体管)M”M2、电容 C1、电阻 R” 以及偏压电路Bp PMOS晶体管M1耦接于输入端I1和输出端O1之间，PMOS晶体管M2耦接 于输入端I1和输出端O2之间。电容C1耦接于输入端I1和PMOS晶体管M2的栅极之间。电 阻R1耦接PMOS晶体管M2的栅极。偏压电路B1耦接电阻R1和PMOS晶体管M1的栅极。PMOS晶体管M1构成一个共栅极放大器，这个共栅极放大器自输入端I1接收单端 输入信号Vs，在输出端O1输出放大之后的单端输入信号\。PMOS晶体管M2构成一个共源 极放大器，这个共源极放大器经由电容C1自输入端I1接收单端输入信号\，在输出端&输 出放大之后的单端输入信号\。上述的共栅极放大器和共源极放大器的输出极性相反，所 以能将单端输入信号\转换为差动输出信号，在输出端O1W2输出。偏压电路B1提供上述 的共栅极放大器和共源极放大器操作所需的偏压。电阻R1并无电流通过，其作用是使PMOS 晶体管M1和M2的栅极偏压一致。模块220包括NMOS晶体管M3、M4,电容C2、电阻R2、以及偏压电路化。除了内含的 晶体管种类不同以外，模块210和220的电路是对称的。模块220其中的匪OS晶体管M3、 M4、电容C2、电阻R2、以及偏压电路化和模块210其中的PMOS晶体管Μ^Μ2、电容C1、电阻礼、 以及偏压电路B1 —一对应，有相同的耦接关系和功能，只是将输入端I1换成输入端12。因 此模块220的细节就不再赘述。为了阻抗匹配，PMOS晶体管M1和NMOS晶体管M3的小信号模型的转导值的并联等 效阻抗必须等于天线端电路250的等效阻抗&。本实施例中，1/ 和1/ 各为Rs的两倍， 其中S111和Sn3分别是PMOS晶体管M1和NMOS晶体管M3的转导值。以下说明放大器200如何消除晶体管M1-M4的通道噪声。图3是放大器200消除 M3W通道噪声的示意图。图4是放大器200消除M4的通道噪声的示意图。为了简洁起见， 图3和图4省略了电阻R1和R20
图3当中，电流源In表示NMOS晶体管M3的通道噪声电流。噪声电流In分为Ia 和。两路。流向M3自身的噪声电流L会在M3的漏极(drain)抵消一部分In，使噪声电流 In'小于In。电流Ie也会在输出端O1抵消一部分In'，使负载阻抗&的噪声电流In〃小于 In'。M3W通道噪声电流In在输入端I1U2所产生的噪声电压Vn会造成分别流经晶体管礼 和M4的电流Id和Ie，进而造成流经负载阻抗&的电流IF。电流If可以抵消大部分的噪声 电流In"，因此消除输出端OpO2之间的输出噪声电压。以上就是放大器200消除NMOS晶 体管M3的通道噪声的机制，PMOS晶体管M1的通道噪声也是利用相同的机制消除。图4当中，电流源In表示NMOS晶体管M4的通道噪声电流，r。3和r。4分别表示晶体 管M2和M4的输出阻抗。如果没有电容C” C2的耦合路径，由于电阻&耦接PMOS晶体管M1 和礼的源极，从右边看进&的等效电阻Ra会非常大，使得流经&的噪声电流非常小。电容 C1, C2的耦合路径会稍微降低等效电阻Ra，不过降低后的等效电阻Ra仍然远大于输出阻抗 r。3和r。4。电阻分流的效应会使M4的通道噪声电流In仅在&产生很小的噪声电流，因此在 输出端O1和&之间仅造成很小的噪声电压。以上就是放大器200抑制NMOS晶体管M4的 通道噪声的机制，PMOS晶体管M2的通道噪声也是利用相同的机制来加以抑制。虽然晶体管M1-M4都会产生通道噪声，但是放大器200的电路设计可以消除绝大部 分的输出噪声电压，因此放大器200有极佳的低噪声效能。图5是依照本发明另一实施例的一种单端输入差动输出的放大器500的电路图。 放大器500和图2的放大器200的不同的处是用电容C5、C6和电阻R3-Ii8组成偏压电路，以 提供晶体管M1-M4操作所需的偏压。其中，电阻R3耦接输出端O1,电阻R4耦接于电阻R3与 PMOS晶体管M1的栅极之间，电阻&耦接于电阻R3与NMOS晶体管M3的栅极之间。电阻& 耦接输出端02，电阻R7耦接于电阻&与PMOS晶体管M2的栅极之间，电阻&耦接于电阻& 与NMOS晶体管M4的栅极之间。电容C5耦接于PMOS晶体管M1的栅极与电源端VCC之间。 电容C6耦接于NMOS晶体管M3的栅极与接地端GND之间。晶体管M1和M3藉由电阻R3-Ii5连接成两个串联的二极管，晶体管M2和M4也藉由电 阻&-1 8连接成两个串联的二极管。电阻1 - 都有大电阻值，以避免影响M1-M4所构成的放 大器的操作。为了共栅极放大器的操作所需，电容C5、C6在小信号模型让晶体管M1和M3的 栅极接地。这种简单的偏压电路可以固定输出端O1和A的直流电压，使放大器500不需要 传统而复杂的共栅极偏压电路。图6是依照本发明另一实施例的一种单端输入差动输出的放大器600的电路图。 放大器600和图5的放大器500的不同的处是增加了晶体管M1-M4的交叉耦接，也就是晶体 管M1的本体(body)耦接晶体管M2的源极(source)，晶体管M2的本体耦接晶体管M1的源 极，晶体管M3的本体耦接晶体管M4的源极，晶体管M4的本体耦接晶体管M3的源极。以上的 交叉耦接可以在小信号模型提高晶体管M1-M4的转导值，以消除更多噪声。以上实施例的单端输入差动输出的放大器具有电路简单、低噪声、以及阻抗匹配 的特点，其中每一个晶体管都有放大信号的功能。上述的单端输入差动输出的放大器利用 自身的电路设计来消除噪声，没有会造成直流压降的多余组件，可在电压较低的电源的下 操作。虽然本发明已以实施例描述如上，然其并非用以限定本发明，本领域技术人员在 不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围应当以申8请的权利要求范围所界定的内容为准。
权利要求
1.一种单端输入差动输出的放大器，包括 一第一输入端，接收一单端输入信号；一第二输入端，接收该单端输入信号； 一第一输出端；一第二输出端，其中该第一输出端和该第二输出端提供一差动输出信号； 一第一模块，耦接该第一输入端、该第一输出端和该第二输出端；以及 一第二模块，耦接该第二输入端、该第一输出端和该第二输出端；其中 该第一模块和该第二模块分别经由该第一输入端和该第二输入端接收该单端输入信 号，分别放大该单端输入信号，并且将该单端输入信号转换为该差动输出信号； 除了内含的晶体管种类不同以外，该第一模块和该第二模块的电路对称。
2.如权利要求1所述的单端输入差动输出的放大器，其中，该第一模块包括一第一共栅极放大器，由一第一晶体管构成，耦接于该第一输入端和该第一输出端之 间，自该第一输入端接收该单端输入信号，在该第一输出端输出放大之后的该单端输入信 号；以及一第一共源极放大器，由一第二晶体管构成，耦接于该第一输入端和该第二输出端之 间，自该第一输入端接收该单端输入信号，在该第二输出端输出放大之后的该单端输入信 号；而且该第二模块包括一第二共栅极放大器，由一第三晶体管构成，耦接于该第二输入端和该第一输出端之 间，自该第二输入端接收该单端输入信号，在该第一输出端输出放大之后的该单端输入信 号；以及一第二共源极放大器，由一第四晶体管构成，耦接于该第二输入端和该第二输出端之 间，自该第二输入端接收该单端输入信号，在该第二输出端输出放大之后的该单端输入信 号。
3.如权利要求2所述的单端输入差动输出的放大器，其中，该第一晶体管和该第二晶 体管为PMOS晶体管，该第三晶体管和该第四晶体管为NMOS晶体管。
4.如权利要求2所述的单端输入差动输出的放大器，其中，该第一模块包括 一第一电容，耦接于该第一输入端和该第二晶体管的栅极之间；而且该第二模块包括一第二电容，耦接于该第二输入端和该第四晶体管的栅极之间。
5.如权利要求2所述的单端输入差动输出的放大器，其中，该第一模块包括 一第一电阻，耦接该第二晶体管的栅极；以及一第一偏压电路，耦接该第一电阻和该第一晶体管的栅极，提供该第一共栅极放大器 和该第一共源极放大器操作所需的偏压； 而且该第二模块包括一第二电阻，耦接该第四晶体管的栅极；以及一第二偏压电路，耦接该第二电阻和该第三晶体管的栅极，提供该第二共栅极放大器 和该第二共源极放大器操作所需的偏压。
6.如权利要求2所述的单端输入差动输出的放大器，其中，该第一晶体管和该第三晶体管连接成两个串联的二极管，该第二晶体管和该第四晶体管也连接成两个串联的二极管。
7.如权利要求6所述的单端输入差动输出的放大器，包括一第三电阻，耦接该第一输出端；一第四电阻，耦接于该第三电阻与该第一晶体管的栅极之间； 一第五电阻，耦接于该第三电阻与该第三晶体管的栅极之间； 一第六电阻，耦接该第二输出端；一第七电阻，耦接于该第六电阻与该第二晶体管的栅极之间；以及 一第八电阻，耦接于该第六电阻与该第四晶体管的栅极之间。
8.如权利要求2所述的单端输入差动输出的放大器，其中，该第一晶体管的本体耦接 该第二晶体管的源极，该第二晶体管的本体耦接该第一晶体管的源极；该第三晶体管的本 体耦接该第四晶体管的源极，该第四晶体管的本体耦接该第三晶体管的源极。
9.如权利要求1所述的单端输入差动输出的放大器，包括 一第三电容，耦接于该第一输入端和一天线端电路之间；以及一第四电容，耦接于该第二输入端和该天线端电路之间，其中该天线端电路提供该单 端输入信号。
10.如权利要求9所述的单端输入差动输出的放大器，其中，该第一晶体管的转导值和 该第三晶体管的转导值的并联等效阻抗等于该天线端电路的等效阻抗。
11.如权利要求1所述的单端输入差动输出的放大器，包括一第一抗流器，耦接于该第一输入端与一电源端之间，传递直流信号并阻挡小信号；以及一第二抗流器，耦接于该第二输入端与一接地端之间，传递直流信号并阻挡小信号。
12.如权利要求11所述的单端输入差动输出的放大器，其中，该第一抗流器和该第二 抗流器各包括一电感。
13.如权利要求11所述的单端输入差动输出的放大器，其中，该第一抗流器和该第二 抗流器各包括一电阻。
14.一种单端输入差动输出的放大器，包括 一第一输入端，接收一单端输入信号；一第二输入端，接收该单端输入信号； 一第一输出端；一第二输出端，其中该第一输出端和该第二输出端提供一差动输出信号； 一第一晶体管，耦接于该第一输入端和该第一输出端之间，自该第一输入端接收该单 端输入信号，在该第一输出端输出放大之后的该单端输入信号；一第二晶体管，耦接于该第一输入端和该第二输出端之间，自该第一输入端接收该单 端输入信号，在该第二输出端输出放大之后的该单端输入信号；一第三晶体管，耦接于该第二输入端和该第一输出端之间，自该第二输入端接收该单 端输入信号，在该第一输出端输出放大之后的该单端输入信号；以及一第四晶体管，耦接于该第二输入端和该第二输出端之间，自该第二输入端接收该单 端输入信号，在该第二输出端输出放大之后的该单端输入信号。
15.如权利要求14所述的单端输入差动输出的放大器，其中，该第一晶体管和该第二 晶体管为PMOS晶体管，该第三晶体管和该第四晶体管为NMOS晶体管。
16.如权利要求14所述的单端输入差动输出的放大器，其中，该第一晶体管构成一第 一共栅极放大器，该第二晶体管构成一第一共源极放大器，该第三晶体管构成一第二共栅 极放大器，该第四晶体管构成一第二共源极放大器。
17.如权利要求14项所述的单端输入差动输出的放大器，包括 一第一电容，耦接于该第一输入端和该第二晶体管的栅极之间；以及 一第二电容，耦接于该第二输入端和该第四晶体管的栅极之间。
18.如权利要求14所述的单端输入差动输出的放大器，包括 一第一电阻，耦接该第二晶体管的栅极；一第一偏压电路，耦接该第一电阻和该第一晶体管的栅极，提供该第一晶体管和该第 二晶体管操作所需的偏压；一第二电阻，耦接该第四晶体管的栅极；以及一第二偏压电路，耦接该第二电阻和该第三晶体管的栅极，提供该第三晶体管和该第 四晶体管操作所需的偏压。
19.如权利要求14所述的单端输入差动输出的放大器，其中，该第一晶体管和该第三 晶体管连接成两个串联的二极管，该第二晶体管和该第四晶体管也连接成两个串联的二极管。
20.如权利要求19所述的单端输入差动输出的放大器，包括一第三电阻，耦接该第一输出端；一第四电阻，耦接于该第三电阻与该第一晶体管的栅极之间； 一第五电阻，耦接于该第三电阻与该第三晶体管的栅极之间； 一第六电阻，耦接该第二输出端；一第七电阻，耦接于该第六电阻与该第二晶体管的栅极之间；以及 一第八电阻，耦接于该第六电阻与该第四晶体管的栅极之间。
21.如权利要求14所述的单端输入差动输出的放大器，包括 一第三电容，耦接于该第一输入端和一天线端电路之间；以及一第四电容，耦接于该第二输入端和该天线端电路之间，其中该天线端电路提供该单 端输入信号。
22.如权利要求21所述的单端输入差动输出的放大器，其中，该第一晶体管的转导值 和该第三晶体管的转导值的并联等效阻抗等于该天线端电路的等效阻抗。
全文摘要
一种单端输入差动输出的放大器，包括第一输入端、第二输入端、第一输出端、第二输出端、第一模块以及第二模块。其中，第一输入端和第二输入端分别接收一单端输入信号，第一输出端和第二输出端提供一差动输出信号。第一模块耦接第一输入端、第一输出端和第二输出端。第二模块耦接第二输入端、第一输出端和第二输出端。第一模块和第二模块分别经由第一输入端和第二输入端接收单端输入信号，分别放大此单端输入信号，并且将单端输入信号转换为差动输出信号。除了内含的晶体管种类不同以外，第一模块和第二模块的电路对称。
文档编号H03F3/45GK102045033SQ20091020405
公开日2011年5月4日 申请日期2009年10月12日 优先权日2009年10月12日
发明者李青峰 申请人:财团法人工业技术研究院