专利名称：相位产生装置及相位产生方法
技术领域：
本发明涉及一相位产生装置与其相关方法，尤指一数字式的相位产生装置与其相 关方法。
背景技术：
请参考图1。图1系一习知相位产生器10的示意图。举例来说，相位产生器10可以 是一相位数字模拟转换器(Phase DAC)。传统上，相位产生器10系以模拟方式来产生一相 位的。更进一步来说，相位产生器10系用来将两个具有不同相位的差动输入频率(CLK0+、 CLK0-、CLK1+、CLK1_)内插出一具有新的相位的一输出频率CLK2。相位产生器10包含有一 第一差动对晶体管Ml、M2、一第二差动对晶体管M3、M4、一第一负载12、一第二负载14、一 第一参考电流源16以及一第二参考电流源18，其中第一差动对晶体管M1、M2的闸极端Na、 Nb分别接收第一差动输入频率的一第一正输入频率CLKO+以及一第一负输入频率CLK0-， 第二差动对晶体管M3、M4的闸极端Nc、Nd分别接收第二差动输入频率的一第二正输入频率 CLKl+以及一第二负输入频率CLK1-。第一参考电流源16以及第二参考电流源18分别提供 一第一电流Il以及一第二电流12给第一差动对晶体管M1、M2以及第二差动对晶体管M3、 M4。请注意，相位产生器10内每一组件之间的耦接关系已绘示于图1内，在此不另赘述。相位产生器10系依据第一电流Il以及第二电流12之间的大小关系来内插出 具有新的相位的输出频率CLK2，如图2所示。图2所示系相位产生器10的差动输入频率 (CLKO+、CLKO-, CLKl+, CLK1-)以及输出频率(CLK2+、CLK2-)的时序图。第一正输入频率 CLKO+以及第一负输入频率CLKO-分别于时间点ta输入闸极端Na、Nb,而第二正输入频率 CLKl+以及第二负输入频率CLKl-分别于时间点td输入闸极端Ne、Nd。若第一电流Il以 及第二电流12均可分为十等份，则当第一电流Il以及第二电流12之间的比例为5 5 时，则输出频率(CLK2+、CLK2_)的相位就会刚好介于第一差动输入频率(CLK0+、CLK0_)以 及第二差动输入频率(CLK1+、CLK1-)的正中间，亦即输出频率(CLK2+、CLK2-)的转态出 现在时间点tc上。当第一电流Il以及第二电流12之间的比例为9 1时，则输出频率 (CLK2+、CLK2_)的转态就会出现在时间点tb上。换句话说，当第一电流Il越大时，输出频 率(CLK2+、CLK2_)的相位就会越接近第一差动输入频率(CLK0+、CLK0_)。反之，当第二电流 12越大时，输出频率(CLK2+、CLK2_)的相位就会越接近第二差动输入频率(CLKI+、CLK1_)， 以此类推。如此一来，当第一电流Il以及第二电流12均可分为十等份时，相位产生器10就 可以依据第一电流Il以及第二电流12的分配在时间点ta-td之间产生十个不同的相位。 然而，由于相位产生器10系以电流驱动(current steering)的方式来产生不同的相位，因 此相位产生器10会具有相当高的耗电量。因此，如何改善一相位产生器耗电量的问题已成 为混合讯号领域亟需解决的问题。
发明内容
本发明所要解决的技术问题是提供一种相位产生装置及相位产生方法，可以大幅
4度的减少电路在操作时的耗电量，亦可改善电路在操作过程中所产生的突波(Glitch)现象。为了解决以上技术问题，本发明提供了如下技术方案本发明提供了一种相位产生装置。该相位产生装置包含一相位选择单元、及一相 位产生单元。相位选择单元用以根据该数字讯号的部分位，选择复数输入频率中之一者，以 产生一参考频率，其中该等输入频率分别具有不同相位。相位产生单元用以对该参考频率 进行除频，并根据该数字讯号的另一部分位，选择性地对该除频后的参考频率进行延迟处 理，以产生该输出频率。本发明还提供了一种相位产生方法，用以根据一数字讯号产生具有所需相位的一 输出频率，该相位产生方法包含下列步骤(a)提供复数输入频率，并根据该数字讯号的部 分位，选择该等输入频率中之一者，以产生一参考频率，其中该等输入频率分别具有不同相 位；(b)对该参考频率进行除频，以产生一除频后的参考频率以及(C)根据该数字讯号的 另一部分位，选择性地对该除频后的参考频率进行延迟处理，以产生该输出频率。本发明采用的相位产生装置及相位产生方法，由于以数字电路的方式来实作该相 位转换装置可以避免使用习知的电流驱动(current steering)电路，因此相位产生装置 100、800就可以大幅度的减少电路在操作时的耗电量。另一方面，透过本发明所揭露的选择 电路106以及其相关方法，相位产生装置100、800得以进一步地改善电路在操作过程中所 产生的突波(Glitch)现象。
图1为一习知相位产生器的示意图。图2为图1的产生转换器的一差动输入频率以及一输出频率的时序图。图3为依据本发明一相位产生装置的一实施例示意图。图4为图3的该相位产生装置的一选择电路的一实施例示意图。图5为图3的该相位产生装置的复数个输入频率、一第一选定输入频率、一第一频 率、一第一除频频率、一第二频率、一参考频率以及一第五除频频率的时序图。图6为图3所示的该相位产生装置的一第二频率、一第二除频频率、该第一输出频 率、该第五除频频率以及一第六除频频率的时序图。图7为图3所示的该相位产生装置的该选择电路的该第一输出频率、一第二输出 频率、一输出讯号、一选择讯号、一控制讯号以及一输出频率的时序图。图8为本发明该相位产生装置的另一实施例示意图。主要组件符号说明10相位产生器12、14 负载16、18参考电流源100、800相位产生装置102,104,802,804 频率产生装置106、806 选择电路108基准相位产生电路
1021、1041、1082、8021、8041、8082 相位选择器1022、1024、1026、1042、1044、1046,8023,8043 反相器1023、1025、1043、1045、1084、1086、8022、8042、8084 除频器1062多任务器1064控制讯号产生电路1064a 与门1064b 缓存器210、410相位选择单元220、230、420、430、820、840 相位产生单元
具体实施例方式请参考图3。图3所示系依据本发明相位产生装置100的一实施例示意图。相位 产生装置100系利用复数个输入频率Sin来将一数字讯号转换为具有一特定输出相位的一 输出频率Sout，其中此特定输出相位系对应于此数字讯号。这些输入频率Sin分别具有不 同的输入相位，其中每一输入频率Sin的输入相位与其相邻输入频率Sin的输入相位都具 有大致上一样的相位差。举例来说，若有8个输入频率Sin (亦即Sinl-SinS)，则这8个输 入频率Sin可以用来代表8个不同的输入相位。因此，为了更清楚描述本发明的精神所在， 后续关于相位产生装置100的描述系以8个不同的输入相位的输入频率Sin以及依据6位 的数字讯号(亦即035，b4，b3，b2，bl，bO))，产生具有特定输出相位的输出频率Sout为例 做说明。图3的实施例中，相位产生装置100包含有一第一及一第二频率产生装置102、 104、一选择电路106以及一基准相位产生电路108。第一频率产生装置102依据输入频率 Sin以及一第一数字讯号Sdl来产生具有一第一输出相位Pl的一第一输出频率&1。第二 频率产生装置104依据输入频率Sin以及一第二数字讯号Sd2来产生具有一第二输出相位 的一第二输出频率&2。选择电路106系耦接于第一、第二频率产生装置102、104，用来依 据一选择讯号Sup而自第一、第二频率产生装置102、104所分别产生的第一、第二输出频率 ScUSc2中选择其一做为输出频率Sout。基准相位产生电路108系用来提供至少一基准相 位给第一、第二频率产生装置102、104以做为第一输出相位Pl以及第二输出相位P2的参 考相位。在此一实施例中，第二频率产生装置104所产生的第二输出频率Sc2系相位产生装 置100目前所输出的输出频率Sout，而第一频率产生装置102所产生的第一输出频率Scl 系相位产生装置100接着要输出的输出频率Sout。换句话说，选择电路106系用来依据选 择讯号Sup来将目前做为输出频率Sout的第二输出频率Sc2切换至第一输出频率Scl以 做为接下来所要输出的输出频率Sout。第一频率产生装置102包含有一第一相位选择单元210、一第一相位产生单元 220、及一第二相位产生单元230。第一相位选择单元210系根据第一数字讯号Sdl的部分 位，选择输入频率Sin中之一者，用以产生一参考频率(即图3实施例中的第一频率Sscl)。 第一相位产生单元220系对参考频率进行除频后，再根据第一数字讯号Sdl的另一部分位， 选择性地对除频后的参考频率进行延迟处理。而第二相位产生单元230再对第一相位产生 单元220的输出频率进行除频，以及根据第一数字讯号Sdl的另一部分位，选择性地对除频后的第一相位产生单元220的输出频率进行延迟处理。在图3的实施例中，第一相位选择 单元210包含有一第一相位选择器1021及一第一反相器1022。第一相位产生单元220包 含有一第一除频器1023及一第二反相器ΙΟΜ。第二相位产生单元230包含有一第二除频 器1025以及一第三反相器1(^6。其中，第一反相器1022、第二反相器IOM及第三反相器 1026系做为延迟相位180度用。第一相位选择器1021系用来依据数字讯号(b5，b4，b3， b2，bl，bO)来选择该些输入频率Sin中具有一第一对应相位I^l的一第一选定输入频率 &1，并输出第一选定输入频率&1，其中沾为数字讯号(b5，b4，b3，b2，bl, bO)中的最高 有效位(MostSignificant Bit)，而bO为数字讯号(b5，b4，b3，b2，bl, bO)中的最低有效 位(Least Significant Bit)，以此类推。进一步来说，第一相位选择器1021会依据数字 讯号(b5，b4，b3，b2，bl, bO)中一第一位集合自该些输入频率Sin中选择其一，以做为该 第一选定输入频率&1。第一反相器1022耦接于第一相位选择器1021，用来依据数字讯号 (b5,b4,b3,b2,bl,b0)中一第二位集合来选择性地对第一选定输入频率Ssl进行一反相处 理，以产生一第一频率&(1。在本发明中，第一位集合系包含数字讯号(b5，b4，b3，l32，bl， bO)中的至少一最低有效位，而第一反相器1022依据第二位集合的至少一有效位来选择性 地进行反相处理。更进一步来说，在本实施例中，第一位集合系数位讯号(b5，b4，b3，b2， bl，bO)中的(b2，bl，bO)位。由于8个输入频率Sin具有8个不同的输入相位，因此第一 相位选择器1021会依据(b2，bl, bO)位从输入频率Sin中选定其中一个对应的输入频率。 而第二位集合系数位讯号(b5，b4，b3，l32，bl，b0)中的b3位。当b3位系一高准位位时，第 一反相器1021对第一选定输入频率Ssl进行反相处理，并产生第一频率Sscl0反之，当b3 位系一低准位位时，第一反相器1021不进行反相处理，而直接将选定输入频率Ssl输出为 第一频率&cl。第一除频器1023耦接于第一反相器1022，用来对第一频率kcl进行一除频运作 以产生一第一除频频率Sdcl。第二反相器10M耦接于第一除频器1023，用来依据数字讯号 (b5，b4，b3，b2，bl, bO)中的位b4来选择性地进行对第一除频频率Sdcl进行反相处理以 产生具有一第二相位1^2的一第二频率kc2。当第二反相器10 不对第一除频频率Sdcl 进行反相处理时，第一除频频率Sdcl即为第二频率&(2。当第二反相器10M对第一除频 频率Sdcl进行反相处理时，第二反相器10M的输出即为第二频率&(2。第二除频器1025 接收第二频率kc2，用来对第二频率进行一除频运作以产生一第二除频频率Sdc2。第 三反相器10 耦接于第二除频器1025，用来依据数字讯号(b5，b4，b3，b2，bl, bO)中的位 沾来选择性地进行对第二除频频率Sdc2进行反相处理以产生具有第一输出相位Pl的第一 输出频率&1。当第三反相器10 不对第二除频频率Sdc2进行反相处理时，第二除频频率 Sdc2即为第一输出频率&1。当第三反相器10 对第二除频频率Sdc2进行反相处理时， 第三反相器10 的输出即为第一输出频率&1。第二频率产生装置104包含有一第二相位选择单元410、一第三相位产生单元 420、及一第四相位产生单元430。第二相位选择单元410包含有一第二相位选择器1041 及一第四反相器1042。第三相位产生单元420包含有一第三除频器1043及一第五反相器 1044。第四相位产生单元430包含有一第四除频器1045以及一第六反相器1046。第二频 率产生装置104系依据一数字讯号(c5，c4, c3, c2, cl, cO)来产生一第二输出频率，其 详细的操作原理系相同于前述的第一频率产生装置102，在此不再赘述。
请参考图4，图4所示系图3的相位产生装置100的选择电路106的一实施例示意 图。选择电路106包含有一多任务器1062以及一控制讯号产生电路1064。多任务器1062 具有一第一端点附和一第二端点N2分别耦接于第一、第二个频率产生装置102、104，用来 依据一控制讯号％而自第一输出频率以及第二输出频率Sc2中选择其中之一来做为 输出频率Sout。控制讯号产生电路1064用来依据第一输出频率Scl以及第二输出频率 以及选择讯号Sup来产生控制讯号Se。在此实施例中，控制讯号产生电路1064包含有一与 门(ANDGate) 1064a以及一缓存器1064b。与门106 具有两个输入端N3、N4分别用以接收 第一输出频率Scl以及第二输出频率&2，以及一输出端N5用来输出一输出讯号Sn5。缓存 器1064b具有一数据输入端D用来接收选择讯号Sup，一频率控制端CK耦接于与门106 以接收输出讯号Sn5，以及一数据输出端Q用来输出控制讯号％。在本实施例中，由于输入相位产生装置100的数字讯号具有6个位，因此相位产生 装置100所产生的输出频率Sout可以具有64个不同相位的选择。另一方面，由于本实施 例相位产生装置100系要从频率频率为400MHz的8个输入频率Sin的8个相位来产生频 率频率为IOOMHz的输出频率Sout，其中输出频率Sout系可以具有64个不同相位的选择， 因此第一除频器1023以及第二除频器1025就会分别对第一频率kcl以及第二频率 进行一除二的除频运算。同理，第三除频器1043以及第四除频器1045亦会分别对第三频 率&(3以及第四频率&(4进行一除二的除频运算。相位产生装置100的详细运作与其功 效于接下来的段落中进一步描述。请参考图5，图5系图3所示的相位产生装置100的8个输入频率Sin、第一选定 输入频率&1、第一频率&(31、第一除频频率Sdcl以及第二频率&C2的时序图。为了更清 楚描述本发明的精神所在，本实施例相位产生装置100系分别以数字讯号(b5，b4，b3，b2， bl，b0)为(0，0，0，0，0，0)以及(1，1，1，1，1，1)做说明，该些输入频率Sin的每一个输入频 率的频率频率系400MHz，以及第一输出频率的频率频率系100MHz。因此，当该些输入 频率Sin被输入至相位产生装置100时，在时间点tl-t2之间，亦即在该些输入频率Sin中 的第一个输入频率Sinl的半个周期内，会具有8个不同的相位。当数字讯号(b5，b4，b3， b2，bl，b0)为(0,0,0,0,0,0)时，第一相位选择器1021就依据数字讯号(0,0,0,0,0,0)中 的第一位集合(b2，bl，b0)(亦即(0，0，0))来选择该些输入频率Sin中的一个输入频率。 由于第一特定位集合(0，0，0)系相对应至该些输入频率Sin的第一个输入频率Sinl，因此 第一相位选择器1021就会选择输入频率Sinl来做为第一选定输入频率&1。接着，第一 反相器1022用来依据数字讯号(0，0，0，0，0，0)中第二位集合(亦即b3 = 0)来选择性地 对第一选定输入频率Ssl进行反相处理。由于第二位集合b3系一低准位的位，因此第一反 相器1021不对第一选定输入频率Ssl进行反相处理，并将第一选定输入频率Ssl直接输出 (bypass)为第一频率kcl。如此一来，具有第一对应相位1^1_(0，0，0，0，0，0)(相对于时 间点tl)的第一频率kcl就被产生了。另一方面，当数字讯号(b4，b3，b2，bl，b0) % (1,1,1,1,1,1)时，第一相位选择器 1021依据数字讯号(1,1,1,1,1,1)中的第一位集合(b2，bl，b0)(亦即(1,1,1))来选择该 些输入频率Sin中的一个输入频率。由于第一位集合(1，1，1)系相对应至该些输入频率Sin 输入频率Sin8，因此第一相位选择器1021就会选择输入频率SinS来做为第一选定输入频 率&1。接着，第一反相器1022用来依据数字讯号(1，1，1，1，1，1)中第二位集合(亦即b3=1)来选择性地对第一选定输入频率进行反相处理。由于第二位集合b3系一高准位 的位，因此第一反相器1022对第一选定输入频率于进行反相处理，并将反相后的输入 频率Sin8(亦即Sin8_bar)输出为第一频率&(1。如此一来，具有第一对应相位Psl_(l， 1，1，1，1，1)(相对于时间点tl的时间点t3处的相位)的第一频率kcl就被产生了，如图 5所示。换言之，由于该些输入频率Sin中的每一个输入频率均可以经由反相处理来分别产 生具有对应另外8个相位的8个输入频率，因此第一反相器1022的输出频率(亦即第一频 率Sscl)就可以具有16个不同相位的选择(相对于时间点tl)。接着，第一频率kcl就会被第一除频器1023进行除以二的除频运作以产生第一 除频频率Sdcl。以数字讯号(b5，b4，b3，b2，bl，bO)系(0,0,0,0,0,0)为例时，由于数字 讯号(b5，b4，b3，b2，bl, bO)中的位b4为低准位位，因此第二反相器IOM不对第一除频 频率Sdcl进行反相处理而将第一除频频率Sdcl直接输出(bypass)为第二频率kc2。如 此一来，具有第二相位Ps2_(0，0，0，0，0，0)(相对于时间点tl)的第二频率就被产生 了。另一方面，以数字讯号(b5，b4，b3，b2，bl，b0)系(1,1,1,1,1,1)为例时，由于数字讯 号(b5，b4，b3，l32，bl，b0)中的位b4为高准位位，因此第二反相器10 会对第一除频频率 Sdcl进行反相处理以产生一反相后的第一除频频率Sdcl (亦即Sdcl_bar)，并将该反相后 的第一除频频率Sdcl输出为第二频率&(2。如此一来，第二反相器IOM所产生的第二频 率&(2就会具有第二相位1^2_(1，1，1，1，1，1)(相对于时间点〖1的时间点{4) 了。换言 之，当第一反相器1022所产生的第一频率kcl经由第一除频器1023除频后，第一除频频 率Sdcl的频率频率就会是200MHz，且依据数字讯号(b5，b4，b3，b2，bl, bO)的值，第一除 频频率Sdcl的相位系可以具有16个不同相位的选择。同理，由于每一个输入频率均可以 经由第二反相器IOM的反相处理来分别产生具有对应另外16个不同相位的16个频率，因 此第二反相器IOM所输出的第二频率的相位就可以具有32个不同的相位选择。请 注意，此时具有32种可能的相位的第二频率的频率频率亦会是200MHz的。接着，具有第二相位Ps2且频率频率为200MHz的第二频率会被传送至第二 除频器1025以产生第二除频频率Sdc2。请参考6图。图6系图3所示的相位产生装置100 的第二频率kc2、第二除频频率Sdc2以及第一输出频率Scl的时序图。同理，以数字讯号 (b5，b4，b3，b2，bl, bO)系(0,0,0,0,0,0)为例时，由于数字讯号(b5，b4，b3，b2，bl, bO) 中的位沾为低准位位，因此第三反相器10 不对第二除频频率Sdc2进行反相处理而将第 二除频频率Sdc2直接输出为第一输出频率。如此一来，具有输出相位P1_(0，0，0，0，0， 0)(相对于时间点t 1)的第一输出频率Scl就被产生了。另一方面，以数字讯号(b5，b4， b3，b2，bl，b0)系(1,1,1,1,1,1)为例时，由于数字讯号(b5，b4，b3，b2，bl，b0)中的位 b5 为高准位位，因此第三反相器10 会对第二除频频率Sdc2进行反相处理以产生一反相后 的第二除频频率Sdc2 (亦即SdC2_bar)，并将该反相后的第二除频频率Sdc2输出为第一输 出频率&1。如此一来，具有输出相位？1_(1，1，1，1，1，1)(相对于时间点tl的时间点t5) 的第一输出频率Scl就可以被产生了。换言之，当第二频率经由第三除频器10 除 频后，第二除频频率Sdc2的频率频率就会是100MHz，且依据数字讯号(b5，b4，b3，b2，bl, bO)的值，第二除频频率Sdc2的相位系可以具有32个不同相位的选择。同理，由于每一个 输入频率均可以经由第三反相器10 的反相处理来分别产生具有对应另外32个不同相位 的32个频率，因此第三反相器10 所输出的第一输出频率的相位就可以具有64个不同的相位选择。请注意，此时具有64种不同相位的第一输出频率的频率频率亦会是 IOOMHz的。从上述所揭露的操作过程可以得知，当分别具有复数个不同相位的复数个频率 经过由一除频器以及一反相器所构成的电路后，其会产生双倍数的相位选择。因此，此领域 具有通常知识者应可了解本发明并不受限于仅使用两组由除频器和反相器所构成的架构 (亦即一组系由虚线102 包含的第一除频器1023与第二反相器IOM所组成，而另一组系 由虚线1022b包含的第二除频器1025与第三反相器10 所成)，经由适当地修饰后，相位 产生装置100亦可以依据一特定个数的相位来产生该特定个数的任一倍数的输出相位。此外，基准相位产生电路108包含有一第三相位选择器1082、一第五除频器1084 以及一第六除频器1086。第三相位选择器1082系用来自该些输入频率Sin中选出一输入 频率以做为一基准频率Sref。第五除频器1084耦接于第三相位选择器1082，用来对基准 频率Sref进行一除频运算以产生一第五除频频率Sdc5。第六除频器1086耦接于第五除频 器1084，用来对第五除频频率Sdc5进行一除频运算以产生一第六除频频率Sdc6。请注意， 在本实施例中，第五除频器1084以及第六除频器1086系分别对基准考频率Sref以及第五 除频频率Sdc5进行一除二的运算。此外，为了方便起见，本实施例的第三相位产生器1082 系自该些输入频率Sin中选出第一个输入频率Sinl来做为基准频率Sref，然本发明并不以 此为限。请同时参考图3、图5以及图6。当相位产生装置100接收到该些输入频率Sin时， 由于第一个输入频率Sinl是该些输入频率Sin中第一个输入至相位产生装置100的频率， 因此第三相位选择器1082以第一个输入频率Sinl的相位(亦即时间点tl)来做为第一频 ^Sscl的相位的参考点。换句话说，以数字讯号(b5，b4，b3，b2，bl，b0)系(0,0,0,0,0,0) 为例时，第一频率的第一对应相位Psl_(0，0，0，0，0，0)系同步于基准频率Sref的相 位(亦即时间点tl)。以数字讯号(b5，b4，b3，b2，bl，b0)系(1,1,1,1,1,1)为例时，第一 特定输入频率kcl的第一对应相位hid，1,1,1,1,1)(亦即时间点与基准频率Sref 的相位之间具有一最大的相位差。接着，第五除频器1084对基准频率Sref进行一除二的 除频运算以产生第五除频频率Sdc5，同时第一除频器1023和第二反相器IOM依据第一频 率kcl来产生第二频率kc2。由于当具有一输入相位的一输入频率经由一除频器进行一 除频运算后，该除频器所产生的一除频输出频率的一除频输出相位可能会不同步于该输入 频率的该输入相位(例如相差180° )，因此为了使得第一除频器1023所产生的第一除频 频率Sdcl具有统一的基准参考相位，第一除频器1023会依据第五除频器1084所产生的第 五除频频率Sdc5的相位为参考点(例如时间点tl)来产生第二频率^(2，以使得基准频率 Sref与第一频率kcl之间的相位差大致上等于第五除频频率Sdc5与第二频率之间 的相位差。同理，为了使得第二除频器1025所产生的第二除频频率Sdc2具有统一的基准 参考相位第二除频器1025会依据第六除频器1086所产生的第六除频频率Sdc6的相位为 参考点(例如时间点tl)来产生第一输出频率&1，以使得第五除频频率Sdc5与第二频率 Ssc2之间的相位差大致上等于第六除频频率Sdc6与第一输出频率Scl之间的相位差。另一方面，本实施例相位产生装置100的第二频率产生装置104亦会接收该些输 入频率Sin，并依据数字讯号(C5，c4, c3, c2, cl, cO)以及该些输入频率Sin来产生具有第 二输出相位的第二输出频率&2。请注意，由于第二频率产生装置104的操作方式系大致大 相似于第一频率产生装置102，因此不另赘述。然而，为了更清楚描述本发明的精神所在，本实施例以数字讯号(b5，b4，b3，b2，bl，bO) = (0,0,0,0,0,0)以及(c5，c4，c3，c2，cl， c0) = (0,0,0,0,1,0)为例以说明选择电路106的操作。请参图7。图7所示系相位产生 装置100的选择电路106的第一输出频率&1、第二输出频率&2、输出讯号Sn5、选择讯号 Sup、控制讯号义以及输出频率Sout的时序图。当相位产生装置100目前所输出的输出频 率Sout系对应至(c5，c4，c3，c2，cl，c0) = (0，0，0，0，1，0)(亦即由第二频率产生装置104 所产生)，而接下来要输出的输出频率Sout系对应至(b5，b4，b3，b2，bl，b0) = (0,0,0,0, 0,0)(亦即由第一频率产生装置102所产生)时，选择讯号Sup会于时间点te先从低电压 准位切换至高电压准位。接着，对应于(b5，b4，b3，b2，bl，b0) = (0,0,0,0,0,0)的第一输 出频率Scl就会于时间点tf输入多任务器1062以及与门1064a。接着，第一输出频率 与第二输出频率Sc2于时间点tg时会同时处于高电压准位，因此输出讯号Sn5亦会于时间 点tg从低电压准位切换至高电压准位，此时，缓存器1064b的控制讯号％亦会从低电压准 位切换至高电压准位。因此，在时间点tg时，多任务器1062的输出就会从对应至(c5，c4， c3，c2，cl，c0) = (0,0,0,0,1,0)的第二输出频率 Sc2 切换至对应至(b5, b4, b3, b2, bl, bO) = (0,0,0,0,0,0)的第一输出频率&1。接着，在时间点th时，输出讯号Sn5就会从高 电压准位切换至低电压准位而将缓存器1064b的控制讯号k维持在高电压准位。如此一 来，在时间点tg过后，相位产生装置100的输出频率Sout就可以从第二输出频率Sc2切换 至第一输出频率&1。请注意，在时间点te至tg之间，由于多任务器1062的输出端N6的 电压会维持不变，亦即维持在高电压准位，而不会从一高电压准位切换至一低电压准位，或 从一低电压准位切换至一高电压准位，因此输出端N6实际上并未发生电压准位的变化。换 句话说，当相位产生装置100的输出频率Sout于时间点tg从第二输出频率Sc2切换至第 一输出频率时，相位产生装置100的输出端N6上的突波(Glitch)现象就可以大幅度 的被改善了。请注意，此领域具有通常知识者应可了解，本发明的相位产生装置100并不受限 于以第一、第二频率产生装置102、104以及选择电路106来产生输出频率Sout。经由适 当地修饰，相位产生装置100亦可以复数组第一、第二频率产生装置102、104以及选择电 路106来产生复数个输出频率Sout。此外，本发明的相位产生装置100并不受限于以二到 一 (Two-to-one)的多任务器1062结合第一、第二频率产生装置102、104来产生输出频率 Sout，经由适当地修饰，相位产生装置100亦可以多到一(例如三到一)的多任务器结合复 数个频率产生装置(例如三个频率产生装置)来产生输出频率Sout。另一方面，虽然相位 产生装置100的第一相位产生器1021系以半个周期(Half cycle)内的8个相位来产生全 周期(Full cycle)内16个相位做说明，然其并做为本发明的限制所在。本发明的相位产 生装置100亦可直接以全周期内具有16个相位的该些输入频率Sin来产生输出频率Sout， 如图8所示。图8所示系依据本发明相位产生装置800的另一实施例示意图。图8的实施例中， 相位产生装置800包含有一第一及一第二频率产生装置802、804、一选择电路806以及一基 准相位产生电路808。第一频率产生装置802依据该些输入频率Sin’以及一第一数字讯 号Sdl，(亦即(d4，d3，d2，dl，d0))来产生具有一第一输出相位的一第一输出频率kl’。 第二频率产生装置804依据该些输入频率Sin’以及一第二数字讯号Sd2’(亦即(e4，e3, e2,el,e0))来产生具有一第二输出相位的一第二输出频率。选择电路806系耦接于第一、第二频率产生装置802、804，用来依据一选择讯号Sup’而自第一、第二频率产生装置 802、804所分别产生的第一、第二输出频率&1，、&2，中选择其一做为该输出频率Sout，。 基准相位产生电路808系用来提供至少一基准相位给第一、第二频率产生装置802、804以 做为第一输出相位以及第二输出相位的参考相位。此外，第一频率产生装置802包含有一 第一相位选择器8021及一第一相位产生单元820。第一相位选择器8021用来依据第一数 字讯号Sdl’来自该些输入频率Sin’中选择具有一对应相位的一选定输入频率&(1’。第 一相位产生单元820包含有一第一除频器8022及一第一反相器8023。第一除频器8022耦 接于第一相位选择器8021，用来对选定输入频率Sscl’进行一除频运作以产生一第一除频 频率Sdcl，。第一反相器8023耦接于第一除频器8022，用来依据第一数字讯号Sdl，中的 一位(亦即d4)来选择性地对第一除频频率Sdcl’进行一反相处理，以产生具有第一输出 相位ΡΓ的第一输出频率&1’。同理，第二频率产生装置804亦包含有一第二相位选择器 8041及一第二相位产生单元。第二相位产生单元包含有一第二除频器8042以及一第二反 相器8043。此外，参考相位产生电路808包含有一第三相位选择器8082，用来自该些输入 频率Sin’中选出一输入频率以做为一基准频率Sref ’ ；以及一第三除频器8084，耦接于第 三相位产生器8082，用来对基准频率Sref ’进行一除频运算以产生一第三除频频率Sdc3’ ； 其中第一除频器8022和第二除频器8042以第三除频频率Sdc3’的相位为一基准相位来 分别产生第一除频频率Sdcl’和第二除频频率Sdc2’。选择电路806系用来依据选择讯号 Sup’来将目前做为输出频率Sout’的第二输出频率切换至第一输出频率以做为 接下来所要输出的输出频率Sout’。进一步来说，在本实施例中，该些输入频率Sin’在全周期的条件时为具有16个 不同相位的频率，因此，本实施例相位产生装置800的第一、第二、第三相位选择器8021、 8041、8082系从该些输入频率Sin’的全周期内的16个相位中选择一相位，进而得以省略相 位产生装置100中对应的第一反相器1022和第四反相器1042。再者，为了简化起见，相位 产生装置800系依据五个位的数字讯号(亦即第一数字讯号Sdl’(d4，d3，d2，dl，dO)和 第二数字讯号Sd2’ (e4,e3,e2,el,e0))来产生具有一对应相位的输出频率Sout’，其中第 一数字讯号Sdl’的四个位(d3，d2，dl, d0)系提供给第一相位选择器8021以从该16个输 入频率Sin中选择一具有对应相位的输入频率，第一数字讯号Sdl’的位d4系提供给第一 除频器8022，第二数字讯号Sd2’的四个位(e3，e2，el，e0)系提供给第二相位选择器8041 以从该16个输入频率Sin’中选择一具有对应相位的输入频率，第二数字讯号Sd2’的位e4 系提供给第二除频器8042。参照关于相位产生装置100所教导的技术内容，由于相位产生 装置800的数字讯号具有5个位，因此相位产生装置800所产生的输出频率Sout’可以具 有32个不同相位的选择，且输出频率Sout’的频率频率为100MHz (该些输入频率Sin，的 频率频率为200MHz)。请注意，由于相位产生装置800的运作方式系相似于相位产生装置 100的运作方式，故其详细运作过程在此不另赘述。综上所述，本发明所揭露的实施例系以数字(Digital)电路的方式来产生一相位 转换装置。如上所述，由于以数字电路的方式来实作该相位转换装置可以避免使用习知的 电流驱动(current steering)电路，因此本发明的相位产生装置100、800就可以大幅度的 减少电路在操作时的耗电量。另一方面，透过本发明所揭露的选择电路106以及其相关方 法，相位产生装置100、800得以进一步地改善电路在操作过程中所产生的突波(Glitch)现象。 以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修 饰，皆应属本发明的涵盖范围。
权利要求
1.一种相位产生装置，用以根据一数字讯号产生具有所需相位的一输出频率，其特征 在于，该相位产生装置包括一相位选择单元，根据该数字讯号的部分位，选择复数输入频率中之一者，以产生一参 考频率，其中该等输入频率分别具有不同相位；以及一相位产生单元，用以对该参考频率进行除频，并根据该数字讯号的另一部分位，选择 性地对该除频后的参考频率进行延迟处理，以产生该输出频率。
2.如权利要求1所述的相位产生装置，其特征在于，该相位选择单元包括一相位选择器，根据该数字讯号的该部分位的部份，选择该等输入频率中之一者；以及一延迟单元，根据该数字讯号中的该部分位的另一部分，选择性地对该经选择的输入 频率进行延迟处理，以产生该参考频率。
3.如权利要求1所述的相位产生装置，其特征在于，该相位选择单元包括一相位选择 器，其系根据该数字讯号的该部分位，选择该等输入频率中之一者，成为该参考频率。
4.如权利要求1所述的相位产生装置，其特征在于，该相位产生单元包括一除频器，用以对该参考频率进行除频；以及一延迟单元，根据该数字讯号中的该另一部分位，选择性地对该除频后的参考频率进 行延迟处理，以产生该输出频率。
5.如权利要求4所述的相位产生装置，其特征在于，更包括一基准相位选择器，用来选择该等输入频率中之一者，做为一基准频率；以及一另一除频器，用来对该基准频率进行一除频处理，以产生一除频后的基准频率；其中该除频器以该除频后的基准频率的相位为基准来产生该除频后的参考频率。
6.如权利要求4所述的相位产生装置，其特征在于，该延迟单元系由一反相器构成。
7.如权利要求1所述的相位产生装置，更用以根据另一数字讯号产生具有所需相位的 另一输出频率，其特征在于，该相位产生装置更包括另一相位选择单元，根据该另一数字讯号的部分位，选择该等输入频率中之一者，以产 生另一参考频率；另一相位产生单元，用以对该另一参考频率进行除频，并根据该数字讯号的另一部分 位，选择性地对该除频后的另一参考频率进行延迟处理，以产生该另一输出频率；以及一选择电路，依据一选择讯号自该输出频率及该另一输出频率中选择输出其中之一者ο
8.如权利要求7所述的相位产生装置，其特征在于，该选择电路包括一控制讯号产生电路，依据该输出频率、该另一输出频率以及该选择讯号来产生一控 制讯号；以及一多任务器，接收该输出频率及该另一输出频率，并依据该控制讯号而自该输出频率 及该另一输出频率中选择输出其中之一者。
9.一种相位产生方法，用以根据一数字讯号产生具有所需相位的一输出频率，其特征 在于，该相位产生方法包括(a)提供复数输入频率，并根据该数字讯号的部分位，选择该等输入频率中之一者，以 产生一参考频率，其中该等输入频率分别具有不同相位；(b)对该参考频率进行除频，以产生一除频后的参考频率以及(C)根据该数字讯号的另一部分位，选择性地对该除频后的参考频率进行延迟处理，以 产生该输出频率。
10.如权利要求9所述的相位产生方法，其特征在于，步骤(a)包括根据该数字讯号的该部分位的部份，选择该等输入频率中之一者；以及根据该数字讯号中的该部分位的另一部分，选择性地对该经选择的输入频率进行延迟 处理，以产生该参考频率。
11.如权利要求9所述的相位产生方法，其特征在于，步骤(a)中系根据该数字讯号的 该部分位，选择该等输入频率中之一者，成为该参考频率。
12.如权利要求9所述的相位产生方法，其特征在于，更包括选择该等输入频率中之一者，做为一基准频率；以及对该基准频率进行一除频处理，以产生一除频后的基准频率；其中步骤(b)系以该除频后的基准频率的相位为基准来产生该除频后的参考频率。
13.如权利要求9所述的相位产生方法，其特征在于，步骤(c)中系利用一反相器来对 该除频后的参考频率进行延迟处理。
14.如权利要求9所述的相位产生方法，更用以根据另一数字讯号产生具有所需相位 的另一输出频率，其特征在于，该相位产生方法更包括根据该另一数字讯号的部分位，选择该等输入频率中之一者，以产生另一参考频率；对该另一参考频率进行除频，并根据该数字讯号的另一部分位，选择性地对该除频后 的另一参考频率进行延迟处理，以产生该另一输出频率；以及依据一选择讯号自该输出频率及该另一输出频率中选择输出其中之一者。
全文摘要
本发明公开了一种相位产生装置及相位产生方法，可以大幅度的减少电路在操作时的耗电量，亦可改善电路在操作过程中所产生的突波(Glitch)现象。本发明的相位产生装置包括一相位选择单元、及一相位产生单元。相位选择单元用以根据该数字讯号的部分位，选择复数输入频率中之一者，以产生一参考频率，其中该等输入频率分别具有不同相位。相位产生单元用以对该参考频率进行除频，并根据该数字讯号的另一部分位，选择性地对该除频后的参考频率进行延迟处理，以产生该输出频率。
文档编号H03L7/06GK102104376SQ20091022546
公开日2011年6月22日 申请日期2009年12月16日 优先权日2009年12月16日
发明者刘先凤, 史德立 申请人:晨星半导体股份有限公司, 晨星软件研发(深圳)有限公司